數字幅頻均衡功率放大器——硬件電路設計摘要本文設計了一個基于FPGA的數字信號處理技術的幅頻均衡功率放大器〔硬件電路〕。系統由前置放大器、低通濾波、帶阻網絡、AD轉換、FPGA數字幅頻均衡、DA轉換及功率放大電路構成。前置放大是采用運放NE5532設計的同相比例放大電路，實現了500倍的電壓放大，通頻帶為20hz-20khz，輸出電阻為600歐；無源T型帶阻濾波器的中心頻率是10kHz，衰減為db；AD轉換電路采用16位，轉換速率250ksps的ADS8505芯片，在FPGA設計一個數字幅頻參數均衡器,補償前級帶阻網絡的頻響特性，以到達幅頻均衡的目的，通頻帶20hz-20KHz內的電壓幅度波動在以內。數字幅頻均衡后的信號通過DAC5687〔采樣率500ksps〕轉換，并在OCL低頻功放電路驅動負載，OCL功率放大電路輸出功率大于10W，轉換效率大于50%。根本實現題目要求。關鍵字：數字幅頻均衡；功率放大器；前置放大；帶阻濾波器；ADC;DAC；.DigitalAmplitude-FrequencyBalancedPowerAmplifier——CircuitDesignThisthesisistodesignadigitalamplitude-frequencybalancedamplifierbydigitalsignalprocessingtechnologyonFPGA.

Thesystemisconsistsofpre-amplifier,lowpassfilter,band-stopnetwork,A/Dsampling,FPGAdigitalamplitudeandfrequencyequalizationcircuit,DAconversionandpoweramplificationcircuit.

PreamplifierisacircuitwhichAmplifierwiththephaseratioconsistsbyNE5532,voltageof500-foldmagnification,whenthepassbandattenuation-0.56dbas20hz-20khz,outputresistanceis600ohm.Thecenterfrequencyofpassiveband-stopfilteris10kHz,theattenuation-11.735db,aftersamplingtheoutputsignalthroughtheAD,intheFPGA,thedesignofadigitalamplitudeandfrequencyparametersoftheequalizertocompensatetheformerlevelfrequencyresponsecharacteristicsofband-stopnetworkstoachievetheobjectiveofbalancedamplitudeandfrequency-passband20hz-20KHzrangeofthevoltagefluctuationswithinthe1.5db.

DAsamplingthesignalbydigitalamplitude-frequencybalancedintotheOCLlow-frequencypoweramplifiercircuitanddrivingtheload.

TheOCLpoweramplifiercircuitoutputpowerof12.6W,conversionefficiencyof65%.

ThisamplifiercanbetterhandlethesignaltoachievepoweramplificationKeywords:digitalamplitude-frequencyequalization;PowerAmplifier;Preamplifier;Bandstopfilter;A/D;目錄第一章緒論 51.1引言 51.2數字幅頻均衡功率放大器的優(yōu)點與應用 51.3本課題的研究任務和論文介紹 61.31設計的主要任務 61.32論文的主要內容 6第二章方案論證 72.1系統結構介紹 72.2前置放大電路的方案論證 72.3帶阻網絡電路的方案論證 72.4數字幅頻均衡的方案論證 82.5功率放大電路的方案論證 8第三章各局部電路設計 103.1前置放大電路 103.11NE5532的介紹 103.12同相比例放大電路 113.13同相比例放大組成的前置放大電路 123.2帶阻網絡 133.21濾波器的介紹與分類 133.22無源帶阻濾波器的設計原理 13帶阻網絡的設計過程 143.3數字幅頻均衡處理 183.31A/D轉換電路 183.32數字均衡的理論分析與設計 223.33D/A轉換電路設計 243.4功率放大電路 253.41原理介紹 253.42OCL放大器的設計方法 28第四章電路調試與性能測試 34測試儀器與方法 34調試與測試數據 34測試結論 37第五章結語 385.1論文工作總結 385.2心得體會 38致謝 39參考文獻 40附錄1：英文翻譯—原文 41附錄2：英文翻譯—譯文 47第一章緒論1.1引言均衡是指對信道特性的均衡，即接收端的均衡器產生與信道特性相反的特性，用來減小或消除因信道的時變多徑傳播特性引起的碼間干擾.在數字通信系統中插入一種可調濾波器可以校正和補償系統特性，減少碼間干擾的影響。這種起補償作用的濾波器稱為均衡器。均衡器從調整參數至形成收斂，整個過程是均衡器算法、結構和通信變化率的函數。

均衡技術可以分為兩大類：線性和非線性均衡。這些種類是由自適應均衡器的輸出接下來是如何控制均衡器來劃分的。判決器決定了接收數字信號比特的值并應用門限電平來決定d(r)的值。如果d(r)沒用在反應路徑中調整均衡器，均衡器就是線性的。另一方面，如果d(r)反應回來調整均衡器，那么為非線性均衡。所謂數字均衡器，即數字濾波器，是指輸入、輸出均為數字信號，通過一定的預算關系改變輸入信號所含的頻率成分相比照例或濾除某些頻率成分的器件。因此，數字濾波器的概念與模擬濾波器相同，只是信號形式和實現濾波方法不同。當用硬件實現一個數字濾波器時，所需要的元件是延時器、乘法器和加法器，當用軟件實現一個數字濾波器是，它即是一段線性卷積程序。而模擬濾波器只能用硬件實現，其元件是R,L,C及運算放大器或開關電容。數字濾波器的可靠性和靈活性是模擬濾波器所不能比較的。而且模擬濾波器受環(huán)境因素影響較大，品質因素Q〔與帶寬有關〕固定，要到達高精度的要求，就要增加本錢。而數字濾波器的帶寬可以靈活地改變，無需對硬件進行修改，且受環(huán)境因素影響較小。數字濾波器一般有兩個功能：〔1〕別離重合的信號。〔2〕恢復因為某些原因而變形的信號。本論文設計的原理就是采用了數字濾波器的第二個功能來實現經過帶組網絡后的信號幅頻均衡。幅頻均衡也就是說這個東西可以抑制振幅失真,改善幅頻特性,提高信號復原的保真度。本論文的設計就是：一個信號通過前置放大，無源帶阻濾波器濾波，再經過數字幅頻，改善幅頻特性，提高信號復原的保真度，最后再經OCL功率放大器進行功率放大。數字幅頻均衡功率放大器的優(yōu)點與應用數字幅頻均衡功率放大是指信號經過數字幅頻均衡處理后，以某頻率信號的輸出信號電壓幅度為基準，在某一通頻帶范圍內的信號電壓幅度波動，再通過功率放大器放大。數字幅頻均衡功率放大器能更好地對信號進行處理，信號保真度高，功率轉換效率高，使產品具有更好的技術含量，提高產品的競爭力度。在近代電信設備和各類控制系統中，數字濾波器應用極為廣泛，如語音處理、圖像處理、通信、電視、雷達、聲納、生物醫(yī)學信號處理、音樂等。除了以上領域，數字濾波器在軍事上被大量應用于導航、制導、電子對抗、戰(zhàn)場偵察；在電力系統中被應用于能源分布規(guī)劃和自動檢測；在環(huán)境保護中被應用于對空氣污染和噪聲干擾的自動監(jiān)測，在經濟領域中被應用于股票市場預測和經濟效益分析，等等。1.3本課題的研究任務和論文介紹1.31設計的主要任務數字幅頻均衡功率放大器是對傳統功率放大器的開展，具有不失真，效率高等特性，是各種功放的較好的選擇.本課題的主要任務是設計并制作一個數字幅頻均衡功率放大器.該放大器包括前置放大電路，帶阻網絡電路，數字幅頻均衡，與及低頻功率放大電路。我的任務是做前置放大，帶阻網絡和低頻功率放大器三個局部。前置放大電路的要求是小信號電壓放大倍數大于400倍，-1db的通頻帶為20HZ—20KHZ，輸出電阻為600.帶阻網絡是對前置放大電路輸出的電壓進行濾波，以10KHZ時輸出信號V2電壓幅度為基準，最大衰減大于10db數字幅頻后，輸出電壓幅度波動在1.5db以內，功率放大器要求對經過數字幅頻均衡處理的V3信號進行功率放大，輸出功率要大于10w，輸入正弦信號vi有效值為5mv，功放器接8的電阻，在-3db的通頻帶為20hz-20khz,功率放大電路的效率大于60%。1.32論文的主要內容 首先對電路的各局部進行方案比照，選好適宜的各個方案；方案選好后，對其具體分析：前置放大帶電路的放大倍數計算，幅頻特性等；帶阻網絡的設計過程，低通變高通再到帶阻濾波器，以及各具體電路幅頻特性，AD電路設計，OCL功率放大器的的具體設計過程。為了使設計根本到達設計要求，最后要對各個電路進行調試，調試完畢后要進行性能測試，并記錄測試數據，對測試結果進行分析總結。.第二章方案論證系統結構介紹本文設計了一個數字幅頻均衡功率放大器。該系統結構由前置放大電路、帶阻網絡、數字幅頻均衡和低頻功率放大電路組成，其組成框圖如圖2-1所示。圖2-1：系統框圖2.2前置放大電路的方案論證前置放大要求放大400倍以上，在此我設計為500倍，為此要挑選適當的芯片。方案一：采用三極管放大，也可以到達設計要求，但是采用三極管電路過于復雜，放大倍數計算也相比照較麻煩。方案二：選用NE5532，輸出驅動能力600Ω，輸入噪聲電壓5nV/√Hz，交流電壓增益符合設計轉換速率：9V/μs，電路設計比較簡單，便于計算。芯片價格也相對廉價。信號輸出信號輸入采用信號輸出信號輸入采用NE5532二級放大采用NE5532一級放大圖2-2：前置放大框圖主要考慮的技術指標是帶寬、電壓增益、轉換速率、噪聲和電流消耗，芯片價格等作出比較后，最終選用NE3352做為前置放大電路的芯片。2.3帶阻網絡電路的方案論證方案一：采用有源帶阻濾波器。低通和高通單獨設計，并使輸入并聯和兩個輸出相加，再用反向放大器求和，并提供增益。有源濾波器：由無源元件(一般用R和C)和有源器件(如集成運算放大器〕組成。有源濾波器具有能量損耗低，負載效應不明顯，多級相聯時相互影響很小，濾波器的體積小、重量輕、不需要磁屏蔽(由于不使用電感元件〕；但通帶范圍受有源器件(如集成運算放大器〕的帶寬限制，需要直流電源供電，可靠性不如無源濾波器高。方案二：采用無源帶阻濾波器。先把歸一化低通濾波器變成高通網絡，再用同樣的方法，把高通元件諧調在中心頻率上。高通濾波器對直流的響應變換成帶阻網絡的中心頻率響應。僅由無源元件(R、L和C)組成的濾波器，它是利用電容和電感元件的電抗隨頻率的變化而變化的原理構成的。具有電路比較簡單，不要直流電源供電，損耗較低，可靠性高等優(yōu)點。通過比照，根據設計要求，在此選用無源帶阻濾波器制作帶阻網絡。數字幅頻均衡的方案論證 方案一：采用ARM〔嵌入式系統〕實現數字均衡基于精簡指令集〔RISC〕的32位ARM微控制器具有一定的數字信號處理能力，可以用來實現簡單的數字均衡器，但當均衡器的功能及性能要求較高時，ARM就不能勝任了。方案二：采用基于DSP的數字信號處理系統數字信號處理器具有強大的數字信號處理功能，能夠勝任較為復雜的音頻信號的各種處理功能，速度快，功耗低。方案三：利用大規(guī)模可編程器件實現的算法是以邏輯運算完成的最大優(yōu)越性在于“高速”，實現算法的系統延時非常小。考慮課題的要求在FPGA上實現，本文選擇方案三，而且FPGA具有快速的數據處理能力，能保證系統的穩(wěn)定。功率放大電路的方案論證方案一：甲類放大器甲類放大器，是指電流連續(xù)地流過所有輸出器件的一種放大器。A類放大器在結構上，還有兩類不同的工作方式。其中一類是將兩個射極跟隨器相聯工作，其偏置電流要增加到在正常負載下有足夠的電流流過，而不使任一器件截止。這一措施的最大優(yōu)點是它不會突然地耗盡輸出電流，如果負載阻抗低于標定值，放大器會短期出現截止現象，在失真上可能略有增加，但不致出現直感上的嚴重缺陷。另一類可稱作為控制電流源型(VCIS)，它本質上是一個單獨的射極跟隨器，并帶有一個有源發(fā)射極負載，以到達適宜的電流泄放。但甲類功率放大器的能量轉換的效率太低，主要用于電壓放大，在功率放大電路中較少應用。方案二：乙類放大器乙類放大器，是指器件導通時間為50％的一種工作類別。乙類放大器的偏置使推挽的晶體管在無驅動信號時，處于低電流狀態(tài)，當加上驅動信號時，一對管子中的一只在半周期內電流上升，而另一只管子那么趨向截止，到另一半周期時，情況相反，由于兩管輪流工作，必須采用推挽電路才能放大完整的信號波形。乙類放大器的優(yōu)點在于效率較高，理論上可以到達78%。但輸出波形嚴重失真。方案三：甲乙類放大器甲乙類放大器，實際上是甲類和乙類的結合，每個器件的導通時間在50—100％之間，依賴于偏置電流的大小和輸出電平。甲乙類放大器的優(yōu)點在于它比甲類提高了小信號輸入時的效率，隨著輸出功率的增大，效率也增高，相對于乙類，也能保持更好的失真度。方案四：丙類放大器丙類放大器，是指器件導通時間小于50％的工作類別。這類放大器，一般用于射頻放大。方案五：丁類放大器這類放大器，其特點是斷續(xù)地轉換器件的開通，可控制信號的占空比以使它的平均值能代表音頻信號的瞬時電平，這種情況被稱為脈寬調制(PWM)，其效率在理論上來說是很高的。但是，實際困難還是非常大的。根據設計要求，本設計中采用甲乙類改良的OCL功率放大器。根據以上的方案，總體設計是采用NE5532運放進行500倍的放大，在-1db的通頻帶為20hz-20khz，信號再傳送到無源帶阻濾波器，衰減大于10db，再通過AD采樣等對20HZ～20KHZ信號進行幅頻均衡，輸出后進過OCL功率放大器進行功率放大。以下是總體設計框圖:圖3-1數字幅頻均衡功率放大器總體電路框圖第三章各局部電路設計3.1前置放大電路NE5532的介紹NE5532是一種雙運放高性能低噪聲運算放大器。相比較大多數標準運算放大器，如1458，它顯示出更好的噪聲性能，提高輸出驅動能力和相當高的小信號和電源帶寬。這使該器件特別適合應用在高品質和專業(yè)音響設備，儀器和控制電路和通道放大器。NE5532特點：?小信號帶寬：10MHZ?輸出驅動能力：600Ω，10V有效值?輸入噪聲電壓：5nV/√Hz(典型值)?直流電壓增益：50000?交流電壓增益：2200-10KHZ?功率帶寬：140KHZ?轉換速率：9V/μs?大的電源電壓范圍：±3V-±20V?單位增益補償NE5532引腳圖：圖3-3：NE5532的管腳圖NE5532的極限參數：參數符號NE5532單位電源電壓Vcc±22V差分輸入電壓Vdif±13V輸入電壓Vi提供電壓V功耗，TA=25PD1100mW工作溫度TOPR0~70℃3.12同相比例放大電路同相比例放大電路如圖3-2所示，信號電壓通過電阻加到運放的同相輸入端，輸出電壓通過電阻和反應到運放的反相輸入端，構成電壓串聯負反應放大電路。圖3-2：同相比例放大電路利用虛短虛斷，可得：3-13-2所以：3-3同理:3-4可得前置放大電路的放大倍數：3-5要滿足電壓放大倍數大于400倍的要求而使用運放兩級放大，可得到：3-6同相比例放大組成的前置放大電路電路使用了運放NE5532。采用兩級放大以提高前置放大電路的增益。電路如圖3-4所示：Vo ViVo Vi圖3-4：前置放大電路前一級電阻是500K的變阻器，可以調節(jié)電阻值的大??；第二級也是同向比例運算電路，放大倍數是21倍。電路使用電容耦合和濾波。在最后接了一個有源的低通濾波器和一個跟隨放大器，低通濾波器的參數是：-1dB通頻帶為20Hz~20KHz。跟隨器的作用是阻抗匹配和級間隔離。前置放大仿真圖3.2帶阻網絡3.21濾波器的介紹與分類1.濾波器的功能濾波器的功能就是允許某一局部頻率的信號順利的通過，而另外一局部頻率的信號那么受到較大的抑制，它實質上是一個選頻電路。濾波器中，把信號能夠通過的頻率范圍，稱為通頻帶或通帶；反之，信號受到很大衰減或完全被抑制的頻率范圍稱為阻帶；通帶和阻帶之間的分界頻率稱為截止頻率；理想濾波器在通帶內的電壓增益為常數，在阻帶內的電壓增益為零；實際濾波器的通帶和阻帶之間存在一定頻率范圍的過渡帶。2.濾波器的分類(1〕按所處理的信號分為模擬濾波器和數字濾波器兩種。(2〕按所通過信號的頻段分為低通、高通、帶通和帶阻濾波器四種。低通濾波器：允許信號中的低頻或直流分量通過，抑制高頻分量或干擾和噪聲。高通濾波器：允許信號中的高頻分量通過，抑制低頻或直流分量。帶通濾波器：允許一定頻段的信號通過，抑制低于或高于該頻段的信號、干擾和噪聲。帶阻濾波器：抑制一定頻段內的信號，允許該頻段以外的信號通過。無源帶阻濾波器的設計原理帶通濾波器可用如下方法得到：首先設計一個截止頻率等于要求的帶寬(20HZ-20KHZ)的低通濾波器,然后把每個元件諧調到需要的中心頻率上。低通濾波器對直流的響應相當于帶通濾波器對中心頻率的響應。帶阻濾波器的設計是：首先吧歸一化低通濾波器變化成高通網絡，其截止頻率等于要求的帶寬，并且有需要的阻抗。而然后用帶通濾波器同樣的方法，把每個高通元件諧調在中心頻率上。這相當于用一個新的變量代替高通傳遞函數中的頻率變量。新的變量由下式給出3-7結果，高通濾波器對直流的響應變換成帶阻網絡對中心頻率的響應。帶阻濾波器的帶寬響應效果等于高通濾波器的頻率響應。當然，負頻率僅有嚴格的理論意義，所以，只有相當于正頻率的響應波形是可用的。和帶通濾波器一樣，響應曲線具有幾何對稱性。設計步驟可以歸納如下：1.使帶阻濾波器技術指標歸一化，并選擇歸一化低通濾波器，此濾波器要提供所需要的衰減，使陡度系數不超過求出的數值。2.把歸一化低通濾波器變換為歸一化高通濾波器。然后，把高通濾波器標定到截止頻率〔他等于要求的帶寬〕和規(guī)定的阻抗值。個電容，每個電容并聯一個電感。這樣，使每個并聯支路可調諧在中心頻率上從而完成了設計工作。這種變換的電路支路歸納在下表中。表3-1：高通到帶阻的變換高通支路帶阻結構電路元件值ⅠL=ⅡC=ⅢⅣ 3帶阻網絡的設計過程1.歸一化低通濾波器電路圖3-5中心頻率在10khz，最大衰減大于10db，根據《電子濾波器設計手冊》[阿瑟.B.威廉斯]中的12-13表,可設計電路圖3-5:歸一化低通濾波器

圖3-6：低通濾波器的頻率響應曲線2.用電容代替電感，電感代替電容，而新的元件值為愿元件值的倒數。變換后的結構電路圖3-7圖3-7：變換后的歸一化高通濾波器圖3-8：高通濾波器的頻率響應電容被Z*FSF除，電感被Z/FSF乘，Z為輸出電阻值600，FSF〔頻率標度系數〕為。頻率和阻抗標度后的高通濾波器3-9圖3-9：頻率和阻抗標度后的高通濾波器圖3-10：頻率和阻抗標度后的高通濾波器的頻率響應曲線3.為了使高通變成帶阻，用并聯電感使每個電容與電感諧振，而用串聯電容，使每個電感與電容諧振。對于串聯，調頻電感由下式給出：3-8并聯電感諧振電容由下式決定：3-9最后濾波器如下電路圖3-11所示。圖3-11：變換后的帶阻濾波器圖3-12：帶阻濾波器的頻率響應曲線中心頻率=10khz，衰減db.頻率的衰減和電感的Q值有關，而最小Q值要求增大一個因數后等于帶阻濾波器的Q值。3-10上式中〔低通〕值可由圖3-12得出1db波動，n=3,的切比雪夫濾波器要求的最小理論Q值為4.5。串聯諧振回路的品質因素Q=,并聯諧振回路的品質因素。而=，=10000hz為中心頻率。=。由測試得衰減為3db處〔9.54khz,10.56khz〕，所以=1020hz。所以3-11所以：(帶阻)=〔低通〕10=453-123.3數字幅頻均衡處理3.31A/D轉換電路在AD采樣前，需要對信號進行處理。電路如下列圖所示：AD的輸入電路接運放NE5532，它的作用是隔離和及偏置，把交流的電平變換為直流電平然后供給AD采樣。采集信號的頻率范圍為20Hz～20kHz，為防止頻譜混疊，采樣速率應大于奈奎斯特頻率。假設采樣速率太低，一個周期內采集點數太少，波形輸出時會存在較大失真；假設采樣速率太高，相同條件下所需濾波器的階數更高，增加了濾波器的空間和時間復雜度。為了減小量化噪聲對系統的影響，應選擇位數高、精度高的ADC。選取高精度16位并行A/D轉換器ADS85058505的介紹ADS8505是一個完整的16位采樣模數轉換器，它采用最先進的CMOS結構。它包含一個完整的16位、電容式的、特區(qū)的A/D與S/H、參考、時鐘、微處理器使用的接口和3態(tài)輸出驅動器。ADS8505在整個溫度范圍內采樣率都是被指定在250千赫茲。精密電阻器提供一個行業(yè)標準的±10V輸入范圍，而創(chuàng)新的設計采用單個+5V電源提供的在100毫瓦內的功耗，。ADS8505提供28引腳SOIC和28引腳SSOP封裝，都完全指定在工業(yè)﹣40℃至85℃圖3-14:ADS85050的引腳圖對上面的ADS8505引腳圖的各個引腳的功能進行說明如表1，可以方便進一步了解ADS8505芯片的內部構造，進而用ADS8505芯片進行A/D采樣電路設計就簡單了。表3-2ADS8505芯片的引腳功能說明引腳數字I/O說明名稱引腳號AGND12模擬地，在內部使用的接地參考點AGND25模擬地26O在一個轉換開始，變低并保持到轉換完成和數字輸出已被更新BYTE23I選擇8個有效位〔低〕或8個最低有效位〔高〕CAP4參考緩沖電容器，2.2mF電容接地25I與內部或運算,如果為低，對的下降沿啟動一個新的轉換DGND14數字地表3-1ADS8505芯片的引腳功能說明D15(MSB)6O數據位15，轉換結果最高位〔MSB〕，當為高時或當為低時處于高阻抗狀態(tài)D147O數據位14，當為高時或當為低時處于高阻抗狀態(tài)D138O數據位13，當為高時或當為低時處于高阻抗狀態(tài)D129O數據位12，當為高時或當為低時處于高阻抗狀態(tài)D1110O數據位11，當為高時或當為低時處于高阻抗狀態(tài)D1011O數據位10，當為高時或當為低時處于高阻抗狀態(tài)D912O數據位19，當為高時或當為低時處于高阻抗狀態(tài)D813O數據位8，當為高時或當為低時處于高阻抗狀態(tài)D715O數據位7，當為高時或當為低時處于高阻抗狀態(tài)D616O數據位6，當為高時或當為低時處于高阻抗狀態(tài)D517O數據位5，當為高時或當為低時處于高阻抗狀態(tài)D418O數據位4，當為高時或當為低時處于高阻抗狀態(tài)D319O數據位3，當為高時或當為低時處于高阻抗狀態(tài)D220O數據位2，當為高時或當為低時處于高阻抗狀態(tài)D121O數據位1，當為高時或當為低時處于高阻抗狀態(tài)D0(LSB)22O數據位0，轉換結果最低位〔LSB〕，當為高時或當為低時處于高阻抗狀態(tài)24I當為低和為高時，為下降沿時就會啟動一個新的轉換；當為低，為上升沿時數據平行輸出REF3參考輸入/輸出，2.2mF鉭電容到地VANA27模擬電源輸入，實際為+5V；0.1VANAF瓷電容和10F鉭電容解耦到地面VDIG28數字電源輸入，實際為+5V；直接連接到引腳27，必須VANAVIN1模擬輸入圖3-15：AD轉換的根本電路圖3-16：時序圖ADS8505是轉換過程中同時讀取上次轉換的數據。為片選信號，低有效，恒為低說明ADS8505芯片一直可以工作；為AD轉換和數據輸出控制信號，為高電平時讀取數據，為低電平時進行轉換；為ADC轉換信號，可用上升沿鎖存數據，轉換結束后變?yōu)楦唠娖?。所以我們可以用狀態(tài)機來描述采樣控制過程，整個過程分為三個狀態(tài)，。St0為初始狀態(tài)，為高電平，進入讀取數據狀態(tài)，進入下一個狀態(tài)St1，為低電平進入轉換過程，當過了tpd時間后，變?yōu)榈碗娖?，開始鎖存信號，在轉換時間tw1這段期間數據還處于高阻狀態(tài)，當經過tw1后進入St2，變?yōu)楦唠娖?，開始讀取數據，但是此時讀取的數據時上次轉換的數據。直到轉換完成后變?yōu)楦唠娖?，又開始進入初始狀態(tài)。狀態(tài)圖如圖7所示。數字均衡的理論分析與設計1.數字濾波器原理數字濾波器的功能是把輸入序列通過一定的運算，變換成輸出序列。數字濾波器一般可用兩種方法實現：一種是根據描述數字濾波器的數學模型或信號流程圖，用數字硬件構成專用的數字信號處理機；另一種是編寫濾波運算程序，在計算機上運行。數字濾波器可以用差分方程、單位取樣響應以及系統函數等表示。對于研究系統的實現方法，即它的運算結構來說，用框圖表示最為直接。數字濾波器用線性差分方程表示為：3-13其對應的系統函數為：3-14由式3-13可看出，實現數字濾波器需要3種根本運算單元，即加法器、單位延遲器和常數乘法器。這些單元有方框法和流程圖法兩種表示法，因此，數字濾波器的運算結構也有兩種表示法。通常在實際中很少采用上述兩種結構實現高階系統，而是把高階變成一系列不同組合的低階系統(一、二階)來實現。圖3-16直接Ⅰ型圖3-17直接Ⅱ型如果將N階IIR系統函數分解成二階因式連乘積，那么可得到級聯結構，即3-15這樣，整個系統將又M個二階系統級聯構成，所以其系統函數H(z)可被看成全部由實系數二階因子連乘構成，即3-16其中稱為濾波器的二階根本節(jié)。如果每個二階根本節(jié)都采用直接Ⅱ型結構來實現，整個濾波器的級聯結構如3-18所示圖3-18級聯型結構此結構具有系統實現簡單，極點位置可單獨調整，運算速度快等優(yōu)點。如果將系統函數H〔z〕化成局部分式之和就可得到IIR數字濾波器的并聯型結構，如圖3-19所示圖3-19：并聯型結構3.IIR帶通濾波器系數的計算原理對于相同的設計指標，FIR濾波器所要求的階數比IIR濾波器高5-10倍，本錢較高，而且信號的延遲也較大。IIR濾波器所要求的階數不僅比FIR濾波器低，而且可以利用模擬濾波器的設計成果，設計工作量相對較小，采用FPGA實現的IIR濾波器同樣具有多種優(yōu)越性。數字均衡模塊設計一般都是采用二階IIR濾波器作為其原型。二階IIR濾波器的直接I型結構如上圖3-16所示。對應的系統函數為公式3-173-17以下是shelving濾波器傳遞函數：〔1〕3-18其中A(z)為2階全通濾波器〔2〕3-19〔3〕當濾波器在某個頻段處放大，3-20〔4〕當濾波器在某個頻段處衰減，3-21〔5〕其他變量：3-223-23其中為放大倍數，為中心頻率，為帶寬，為采樣頻率。通過式3-17和式3-18、式3-19相比照，得到數字濾波器所需的系數結果：;；；；；；其中變量和d可由3-23求得。3.33D/A轉換電路設計由于通頻帶內輸出波形的電壓幅度波動在±1.5dB以內，應選擇位數高、精度高的DAC。DAC7744是一種16位、四路電壓輸出數字模擬轉換器〔DAC〕。是在指定溫度范圍內保證16位單調性能轉換器。它接受16位并行輸入數據，具有雙重緩沖DAC輸入邏輯〔允許同時更新所有DAC〕，并提供了一個內部輸入存放器回讀模式?？删幊坍惒街刂萌コ写娣牌鞯街幸?guī)模代碼?或零規(guī)模0000?。DAC7744運作，可單極性〔+15V〕電源運行，或+15V，-15V的雙極性電源運行。此外，DAC7744的特色是低功耗：200mW。DAC7744適用于自動測試設備，數模轉換器，程序員，數據采集系統，閉環(huán)伺服控制小規(guī)模。DAC7744是提供48引腳SSOP封裝，工作溫度范圍在-40℃至+85°C之間。。對于參照，參考輸入表現出不同的負載。如果參考可以降低或者提供需要的電流，參考緩沖區(qū)就不在需要了。DAC7744有參考驅動和意識連接的特征，例如由于改變參考電流和電路阻抗所引起內部錯誤可以最小化。圖 是DAC7744的雙電源控制的D/A轉換電路圖。由于采樣頻率為100kHz，對于頻率為20kHz的信號一個周期只能采集5個點，為保證輸出波形不失真，后級需接平滑濾波器。鑒于開關電容濾波器具有陡峭的衰減特性，選用8階低通橢圓濾波器MAX297，設定截止頻率為20.6kHz，能較好地濾除高頻噪聲。MAX297具有8引腳DIP和16引腳SO封裝寬，在+5V單電源或雙±5V供電時工作，具有不受約束的運算放大器的抗混淆或時鐘噪聲濾波功能，它的時鐘角頻率為1HZ~50HZ時鐘，可調轉角頻率范圍為：0.1Hz~50Hz，無需外部電阻或電容,一般用于DAC后置濾波，為數據進行采集系統，具有語音/數據信號濾波作用。功率放大電路功率放大電路是一種以輸出較大功率為目的的放大電路。它一般直接驅動負載，帶載能力要強。功率放大電路的性能指標主要有：最大輸出功率、效率等本設計中，經比較，我采用OCL功率放大。3.41原理介紹選擇OCL電路的原因是這類電路由雙電源供電，輸出端不接大電容。如果選擇OTL電路，由于此類電路由單電源提供，所以輸出端必須接一電容為PNP的晶體管供電，即此電容兼具供電和輸出耦合的功能。當最低頻率為50HZ時，對于50HZ的低頻響應，要求輸出的耦合電容足夠大，這樣電容就太大了，所以，在滿足雙電源的情況下，選擇OCL電路更適宜。由于設計要求功率放大器的效率大于60%，且保證輸出信號不失真，所以選擇甲乙類的電路形式。〔1〕甲類工作狀態(tài)靜態(tài)工作點位于直流負載線中點的放大器稱為甲類放大器。甲類功放輸出級中兩個〔或兩組〕晶體管永遠處于導電狀態(tài)，并使這兩個電流等于交流電的峰值，這時交流在最大訊號情況下流入負載。當無訊號時，兩個晶體管各流通等量的電流，因此在輸出中心點上沒有不平衡的電流或電壓，故無電流輸入揚聲器。當訊號趨向正極，線路上方的輸出晶體管容許流入較多的電流，下方的輸出晶體管那么相對減少電流，由于電流開始不平衡，于是流入揚聲器而且推動揚聲器發(fā)聲。甲類功放的工作方式具有最正確的線性，每個輸出晶體管均放大訊號全波，完全不存在交越失真〔SwitchingDistortion〕，即使不施用負反應，它的開環(huán)路失真仍十分低，因此被稱為是聲音最理想的放大線路設計。設靜態(tài)工作點的值為和,因此電路消耗功率為3-24而在理想情況下的輸出功率的最大值為：3-25根據效率的定義式：3-26由此可以算出甲類功率放大器的最高效率為50%，所以甲類功放放最大的缺點是效率低，因為無訊號時仍有滿電流流入，電能全部轉為高熱量。當訊號電平增加時，有些功率可進入負載，但許多仍轉變?yōu)闊崃??！?〕乙類工作狀態(tài)乙類功放〔B類功放〕放大的工作方式是當無訊號輸入時，輸出晶體管不導電，所以不消耗功率。當有訊號時，每對輸出管各放大一半波形，彼此一開一關輪流工作完成一個全波放大，在兩個輸出晶體管輪換工作時便發(fā)生交越失真，因此形成非線性。純B類功放較少，因為在訊號非常低時失真十分嚴重，所以交越失真令聲音變得粗糙。乙類放大器的的特點是功率放大器只在信號的半個周期內處于導通狀態(tài)，電路的靜態(tài)工作點的電路等于0。工作在乙類狀態(tài)下的放大電路，雖然管子功耗低，效率高，但輸入信號的半個波形被削掉了，產生了嚴重的失真現象。解決方法是在乙類狀態(tài)下的放大器分別放大輸入的正負半周期信號，同時采取措施使放大后的正負半周期信號能加到負載上，是負載上獲得完整的波形。這種工作方式的電路成為乙類互補對稱電路或者稱為推挽功率放大電路。假設忽略功率放大器的飽和壓降，在理想的情況下，乙類放大器輸出信號的最大值為：3-27因為乙類放大器只在信號的半個周期內有功率輸出，所以，電源消耗的功率為電源帶電壓和半波電流平均值的乘積，即：3-28所以在理想情況下，乙類放大器的轉換效率為：3-29由此可知，乙類放大器的優(yōu)點是效率高，缺點是會產生交越失真?！?〕甲乙類工作狀態(tài)甲乙類放大器，實際上是甲類和乙類的結合，每個器件的導通時間在50—100％之間，依賴于偏置電流的大小和輸出電平。該類放大器的偏置按B類乙類設計，然后增加偏置電流，使放大器進入甲乙類。甲乙類工作狀態(tài)通常是兩只晶體管配合進行，在沒有信號的時候，兩只晶體管都是導通的，但其中的電流很小，當有信號輸入時，晶體管中的電流才會變大．由于信號的作用使其中的一只晶體管截止的時候，另一只晶體管那么一定是導通的，兩只管子始終是輪流截止和導通，并且其中流過的電流幾乎是全部送入揚聲器，因此，甲乙類功放產生的熱量較小，并且效率高了很多，在70％以上。甲乙類放大器在輸出低于某一電平時，兩個輸出器件皆導通，其狀態(tài)工作于甲類；當電平增高時，兩個器件將完全截止，而另一個器件將供給更多的電流。這樣在甲乙類狀態(tài)開始時，失真將會突然上升，其線性劣于甲類或乙類。它的正當使用在于它對甲類的補充，且當面向低負載阻抗時可繼續(xù)較好地工作。下列圖是最簡單的甲乙類功率放大器電路圖圖3-16：最簡單的甲乙類功率放大器在上圖中，,構成的偏置電路；，為穩(wěn)定電阻。輸入信號由前置放大器提供。最簡單的甲乙類功率放大器仿真有一定失真，當輸出功率較大時，前置級甲類放大器必須提供很大的鼓勵功率，會引起管耗劇增，從而降低整體效率。，在以上根底上，把電路作修改，得到圖3-16電路。3.42OCL放大器的設計方法OCL放大器主要分成功率輸出級，推動級和輸入三個局部。電路圖如3-16圖3-17：OCL功率放大電路〔1〕電源電壓的計算為了保證電路的平安可靠，通常使電路最大輸出功率比額定輸出功率要大些，一般取=〔1.5~2〕。要求>10W，所以取=16W。最大輸出電壓應該根據來計算，即。考慮三極管飽和壓降等因素，放大器總是小于電源電壓。令為電源電壓的利用率，一般為0.6~0.8,因此，,那么=20V,故可選定電源電壓為20v.〔2〕輸出功率管的選擇在OCL功率放大電路中，對晶體管的選擇有一定的要求：首先，NPN,PNP的特性應對稱；其次，還應考慮晶體管所承受的最大管壓降，集電極最大電流和最大功耗。最大管壓降。由OCL電路的工作原理可知，兩只晶體管中處于截止狀態(tài)的三極管將承受較大的管壓降。設輸入電壓為正半周，導通，截止，當輸入電壓從0增加到峰值時，和管的發(fā)射結電位從0增加到,因此，管的管壓降將從增加到最大值：3-30用同樣的方法可以得到管的最大管壓降與管的相同。所以，考慮一定余量，三極管承受的最大管壓降為：3-31B.集電極最大電流。由于電路最大輸出功率的分析可知，晶體管的發(fā)射極電流等于負載電流，，負載上的最大壓降為：，故集電極電流的最大值為：3-32考慮一定的余量，集電極最大電流值為：3-33，此時最大功耗為：3-34將上式〔3-3〕代入式〔3-9〕，可得：3-35再加上電路的靜態(tài)損耗，那么集電極最大功耗約為：3-36其中，為靜態(tài)電流，那么表示靜態(tài)損耗。綜上所述，對于電路圖中的OCL電路在選擇晶體管時，應使晶體管的參數大于以上指標。管射級電阻，一般取。當取時，那么：3-37

根據以上分析， 可選用BD135, 它的最大管壓降為45V,集電極電流為3A，集電極最大功耗為12.5W，并測得=120。〔3〕互補管的選擇，計算由于分別與復合，其承受的最大反相電壓均為,最大集電極電流比的最大集電極電流小倍〔〕。考慮到的靜態(tài)電流及引起損耗和飽和壓降的影響的極限參數應滿足條件：3-38考慮最壞情況，應保證：3-39可分別選用BF240和BF450。測得。因為的輸入電阻分別為大功率管一般為10；根據讓射級電流大局部注入基極的原那么，那么。選電阻〔功率大于1w〕，那么所以，。因為分別為NPN和PNP管，電路接法不一樣，所以，兩管輸入阻抗不相等，會使加在兩管基極的輸入信號不對稱，為此，需要加均衡電阻以盡量保證復合管輸入電阻相等。要求?！?〕偏置電路計算因為，設=0.7V，所以.又因為，所以，=3,。為了保證基極電壓穩(wěn)定，取,假設忽略分流作用，那么為了調節(jié)偏置電壓后的數值，可以改用一定固定電阻與可調電阻關聯，使其并聯值等于。因為最大電流和耐壓要求不高，可選BF240型三級管。〔5〕推動級的設計步驟A.確實定。推動級為一甲類小信號放大器，為保證信號不失真，要求，因為一般，所以取。因為,,(取為4k),,〔取的電阻，的電位器〕。.因為偏置電路輸出電阻很小，的直流負載主要是。又因為,所以.從交流通道來看，實際與是并聯的，其值太小會耗損信號輸出功率，太大那么使減小。為該電路的有效負載，太小會使推動級的效益下降。一般取,確定后那么可以確定。取。確實定。自取電容的取值依據是：在時，,一般取。D.的選擇要求滿足3-40即。選擇BF450可滿足要求。〔6〕輸入級電路的設計步驟A.差分管工作電流確實定。輸入級為一差分放大器，差分管集電極的電流假設太大，會增加差分管損耗，并使失調電壓和漂移增大；假設太小又會降低電路的開環(huán)增益。一般選取,的宜高些，參數應盡量一致。最后選擇B.和管的選擇。的選擇需要滿足=24V,。反向電流越小越好。最后可以選擇BF799,亦可選用此類型管。C.的計算。。假設為470電阻，可用1k可調電位器。調解時，應使由小到大變化。為了防止在調節(jié)時，電流過大而燒毀晶體管，可以在射級串聯一電阻,此時推動級穩(wěn)定性提高了，但增益會有所下降。接入后，計算。為了使恒流源的工作點的穩(wěn)定，應使流過的電流,而,一般取,那么,其中(取470)〔7〕反應支路計算差分電路引入電壓串聯負反應，使其輸入電阻提高。因此，基極電阻對該輸入電阻影響很大。一般取=(15~47k)電路中取47k。另外，要是電路對稱，要求。因為閉環(huán)增益,取大約20倍，那么。反應電容應保證在時，其容抗故一般取〔電路中取47uF〕。耦合電容一般取〔電路中取10uF〕。最后總體測試，仿真，不失真，輸出功率為12.6W。仿真圖如下：第四章電路調試與性能測試儀器與方法主要測試儀器有：TDS1002示波器、EE1412(DDS)信號發(fā)生器、SP3060型數字合成掃頻儀、數字萬用表、交流毫伏表等。測試的方法主要有：〔1〕用交流毫伏表和信號發(fā)生器測量前置放大電路的放大倍數，將輸出電平的有效值從1mv增大到最大的10mv，觀察示波器波形有無失真，并且記錄交流毫伏表有效值?！?〕用掃頻儀測量帶阻網絡，調節(jié)掃頻的范圍來確定掃頻電路的參數。記下測量的帶阻網絡的中心頻率、上限截止頻率、下限截止頻率、最大的衰減等參數?！?〕用萬用表測量功率放大電路的功率放大電路輸出功率與其直流電源供給功率，并算出其功率之比。調試與測試數據〔1〕前置放大器測試數據用掃頻儀測試前置放大器，觀察到幅頻響應曲線很平直。用示波器、信號發(fā)生器和毫伏表等儀器，采用靜態(tài)法選取頻率點測試，數據結果如表4-1所示。表4-1前置放大器的放大倍數實輸入信號頻率〔Hz〕輸入電壓有效值〔mv〕輸出電壓有效值〔V〕放大倍數2042489.2502.069497.91005750099498.610005.002499.350006.061499104499.3150009.128499.42000010.041499.5圖4-1：仿真波形由仿真圖可知電路可行。圖4-2：輸出幅頻特性由實驗測得通頻帶20hz-20khz范圍內，最大衰減為-0.56db，符合設計要求。輸出電阻通過調節(jié)變阻器使其等于600歐，即符合設計要求〔2〕帶阻網絡測試數據先用multisim仿真帶阻網絡，再用掃頻儀實測帶阻網絡，找出中心頻率。仿真圖如下列圖4-1所示圖4-3：帶阻網絡仿真圖再用示波器、信號發(fā)生器和毫伏表等儀器，采用靜態(tài)法測試帶阻網絡，數據結果如表4-2。以10KHz輸出信號為基準的最大衰減大于10dB。表2帶阻網絡的特性實測頻率〔hz〕增益〔db〕頻率〔hz〕增益〔db〕20010000100010500500011000100011500500012000550012500650013000700018000080001900009500200000〔3〕數字幅頻均衡電路使用掃頻儀測量，在20HZ-20KHZ波動相對于10KHZ在dB以內?！?〕功放電路測試數據功放接8歐負載，以10Khz的輸入信號測試，同時用示波器監(jiān)測負載電壓的波形，波形圖如圖4-4：圖4-4：OCL功率放大器波形圖在波形不失真的情況下測出峰-峰值電壓為V。計算出最大不失真功率Pv=1W，轉換效率η=65%。測試結論前置放大電路:電壓放大倍數500倍，通頻帶為20hz-20khz：-0.56db，輸出電阻600歐，帶阻網絡的中心為10kHz，最大衰減為-11.734db。數字幅頻均衡電路輸入電阻：600歐，功率放大電路輸出功率12.6W>10W,功率放大電路的轉換效率為65%。整體都符合設計要求。第五章結語5.1論文工作總結本次畢業(yè)設計自三月初開始至今已經14周的時間，在這段時間里圍繞設計課題，我主要做了以下工作：對對數字幅頻均衡放大器的前置電路設計，對小信號電壓進行500倍的放大，在制作帶阻濾波器，對信號進行濾波，信號在經過合作同學的設計局部——數字幅頻后，再通過OCL功率放大電路進行功率放大，完成整個設計。通過這次設計，是我對模擬電路，特別是濾波器有了一個新的認識，例如Q值的大小對濾波器衰減的影響；LC的諧振問題，帶阻濾波器的設計過程，信號的濾波效果不好，功率放大器的功率轉換要求達不到指標等，通過楊老師的悉心指導，最后都一一解決。通過這次設計，使我對模擬電路知識，multisim軟件的應用都有很大的提高，同時也使我認識到自己的缺乏，同時也為自己敲響了警鐘，告訴自己，以后在工作當中也要多多學習，充實自己.5.2心得體會本次設計主要涉及模擬電路，高頻電子線路，multisim等知識，做此次設計感慨頗多，以下是我的一點點心得體會.要有全局觀。拿到設計不要盲目去做，先理清所做的題目有哪幾大塊，一個一個去做，然后去找相關的資料。這樣能夠事半功倍。要選取一個好的方案。一個好的方案能為你省去很多麻煩。我在做設計的過程中，因為選取了無源的帶阻濾波器，因為沒有適宜的電感，需要自己制作，沒有有源的方便。因此在選取方案的時候應慎重。做事要細心。在接實物電路的時候，由于器件比較多，很容易弄錯，假設有一個弄錯可能會花上幾天的時間才能找出原因。做事要堅持。在設計電路過程中，一般要做幾次甚至更多才能做好，所以我們不能因為一次沒有做好就不想做或者不做，要做到持之以恒。要多交流。我們要多請教老師，多和同學交流。往往一個問題，當你想好久以后也得不到解決，在和同學交流過程中，往往茅塞頓開。致謝在畢業(yè)設計和論文即將完成之時，也是我們即將離校之際，每個同學都有離別的惆悵，但更有的是我們對學校，對老師，對同學的感情與感謝。首先，感謝高等學校教育部門制定了本科生畢業(yè)論文(設計)的重要實踐教學環(huán)節(jié)。畢業(yè)論文(設計)是學生畢業(yè)前全面素質教育的重要實踐訓練，其目的是為了培養(yǎng)學生科學的思維方式和正確的設計思想，綜合運用所學理論、知識和技能分析和解決實際問題的能力。通過本次畢業(yè)設計，我覺得自己無論在理論知識方面還是在綜合實踐能力方面都得到了很大的提高。其次衷心感謝指導老師楊云老師。感謝他這個學期對我的學業(yè)的指導和關心。在進行畢業(yè)設計的這個學期，楊老師從專業(yè)知識到做人做事的方式都對我給予了極大的指導。從論文的選題到最后的審閱定稿，都傾注了楊老師大量的心血。楊老師嚴以律己、寬以待人、嚴謹治學的作風，都使我受益匪淺。另外也要感謝高老師，感謝李炳哲，魏小龍，李超，熊文靜等同學，是他們讓我在畢業(yè)設計時，給我了莫大的支持和幫助。離校后，我將努力工作，在事業(yè)上去的一番成績，我想這是我對學校，對老師對同學最好的回報。謝謝！參考文獻【1】〔美〕阿瑟.B.威廉斯〔著〕，喻春軒〔譯〕電子濾波器設計手冊電子工業(yè)出版社1986年2月周潤景郝曉霞Multisim&Labview虛擬儀器設計技術北京航空航天大學出版社2008年8月〔日〕森榮二〔著〕薛培鼎〔譯〕LC濾波器設計與制作科學出版社2007年1月康華光電子技術根底模擬局部高等教育出版社2004年4月張肅文高頻電子線路高等教育出版社2006年5月【5】VinayK.IngleJohnG.Proakis數字信號處理科學出版社2006年【6】陳亮楊吉斌，張雄偉信號處理算法的DSP實現電子工業(yè)出版社2007【7】馬場清太郎運算放大器應用電路設計科學出版社2006年【8】黃智偉.《全國大學生電子設計競賽系統設計》.北京航空航天大學出版社.2006年；【9】鄒彥.《DSP原理及應用》.電子工業(yè)出版社【10】曾寶國;曾妍.《D類功率放大器的原理及應用》.四川信息職業(yè)技術學院【11】符曉玲;姜波.《基于DSP的數字音頻功率放大器的設計》.新疆大學電氣工程學院【12】程佩青 數字信號處理教程 清華出版社 2004年【13】阿瑟·B威廉斯 電子濾波器設計手冊 電子工業(yè)出版社 1986年 【14】蔡錦福 運算放大器原理與應用 科學出版社 2006年【15】呂振肅，熊景松一種改良步長LMS自適應算法.信號處理，2008年【16】葉永生，余容桂，一種新的自適應最小均方算法及其應用研究[J]電測與儀表2008【17】張會生閆學斌，秦勇，等,LMS算法自適應濾波器的FPGA實現[J]通信技術【18】田社平等．基于數字陷波濾波的正弦波測量方法．計量技術，2002〔9〕【19】AryeNehorai.AMinimalParameterAdaptiveNotchFilterwithConstrainedPolesandZeros.IEEETrans.onASSP,1985,33(4)【20】SHIREENW,TAOLI.ADSP-baseedactivepowerfilterforlowvoltagedistributionsystems[J].ElectricPowerSystemsResearch,2008【22】L.LjungandT.Soderstrom,TheoryandPracticeofRecursiveIdentification,TheMITPress,1983【23】SanjitK.Mitra.DigitalprocessingAcomputer-BasedAppeoach.NewYork:McGraw-Hill,2001附錄1：英文翻譯—原文HighEfficiencyEnvelopeTrackingLDMOSPowerAmplifierforW-CDMAP.Draxler,S.Lanfranco,D.Kimball,C.Hsia,J.Jeong,J.vandeSluis,andP.M.AsbeckAbstract-AhighperformanceW-CDMAbasestationpoweramplifierispresented,whichusesanenvelopetrackingbiassystemalongwithanadvanced0.4umgatelengthLDMOStransistor,toachievehighefficiency.Highlinearityisalsoachievedbyemployingdigitalpredistortion.ForatargetWCDMAenvelopewithapeak-to-averagepowerratioof7.6dB,themeasuredoverallpower-addedefficiency(PAE)isashighas40.4%.Withinthissystem,theRFpoweramplifierhasanaverageDrainEfficiencyofapproximately64%,andtheenvelopeamplifierhasabout60%efficiency.AfterthememorylessdigitalpredistortionthenormalizedpowerRMSerroris3.3%,atanaverageoutputpowerof27Wandgainof14.9dB.AftermemorymitigationthenormalizedpowerRMSerrordropstobelow1.0%.TheefriciencyranksamongthehighestreportedforasinglestageLDMOSW-CDMAbasestationamplifier.IndexTerms-Basestationpoweramplifier,digitalpredistortion,efficiency,envelopetracking,LDMOS,W-CDMA.I.INTRODUCTIONAnimportantobjectiveforbasestationpoweramplifiersistoachievehighefficiency.Byprovidingpowermoreefficientlyimprovementscanbeobtainedinthermalmanagement,reliability,andcost.Thehighpeak-to-averageratiosofmodemcommunicationssignalsresultinrequirementsforthepoweramplifiertobeefficientoverawideinstantaneouspowerrange.Inordertomaintainthehighdataratesassociatedwiththesesystems,theRFenergymustbepreciselydeliveredtotheantenna,resultingintighterrorvectormagnitude(EVM)andACLRrequirements.SiliconLDMOShasbeenapopulartransistorchoiceforbasestationhighpoweramplifiers,sinceLDMOStechnologycanprovidereliableandcosteffectivesolutions[1,2].Inthiswork,aPhilips5thgenerationLDMOSRFdeviceisusedwithenvelopetrackingtechniqueonthedrainbias.TheenvelopetrackingarchitectureemploysadynamicsupplyvoltagethattrackstheinputRFenvelopeforefficiencyenhancement.Thisdynamicsupplyvoltageisprovidedbyawidebandenvelopeamplifierwithhighefficiency[3].Theoverallsystemprovidesbothhighefficiencyandlinearity11.ENVELOPETRACKINGBASESTATIONAMPLIFIERTheblockdiagramoftheenvelopetrackingamplifierusedinthisworkisshowninFigure1.TheW-CDMAsignalisgeneratedinthedigitaldomain,andconsistsofanenvelopesignal,aswellasIandQRFsignals.Carehasbeentakentoensuretheproperspectralmaskandareasonablepeaktoaverageratio(7.6dB),whichincludesadecrestingalgorithmaswellasacircularityalgorithmformeasurementconsistency.Afterup-conversion,theresultantRFsignalprovidestheinputtotheRFamplifier,whosesupplyvoltageismodulatedbytheamplifiedenvelopesignalbythewidebandandhighefficiencyenvelopeamplifier.TominimizedistortionbythetimedelaydifferencebetweenenvelopeandRFpath,synchronizationisperformedbycomparingtheinputanddown-convertedoutputsignal[4].Pre-distortionisalsocarriedoutinthedigitaldomaininordertominimizetheAM-AMandAM-PMdistortioncausedbytheRFamplifierandenvelopeamplifier.Decresting(anadjustmentofthepeak-toaverageratio),isperformeddigitallyontheenvelopeofthesignaltooptimizetheefficiency,ACLRandEVMperformance.ToavoidgaincollapseofRFamplifieratlowdrainvoltages,theenvelopeofthesignalisalsodetroughed(adjustmentismadetotheenvelopesignalinthevicinityofitszeros).Thistechniquehasbeenusedwithanumberofdevicesandanumberofmodulatedsignals[4,5].A.RFamplifierusingLDMOSTheRFstageemployedisanadvancedLDMOStransistorbyPhilips,theBLC5G22-100,a100Wdevicebasedonthe5thgeneration(0.4umgatelength)LDMOST,withinternalin-andoutputmatching,mountedintheSOT895air-cavitypackage,optimizedfor2.0-2.2GHzoperation.ThetransistortechnologyincludedmetallizationlayersofAlCu,inordertominimizeelectromigrationandreducecurrentdensities.Thethermalresistanceofthedevicewasalsoreducedincomparisonwithearliergenerations.Thedeviceperformancefeatureshighergain(byupto5dB)incomparisonwithearliergenerationsofLDMOSAusing0.6umgatelength,aswellashigherefficiency.Theinternalmatchingtopologyisdesignedtoensureoptimumbandwidth,efficiencyandlinearityperformance.Theinputmatchingisasinglelow-passstructure(seriesinductor,parallelcapacitor),whiletheoutputmatchinghasabandpassstructure(parallelinductor,inserieswithaDCblockingcapacitor,inparallelwiththeoutputcapacitor).Figure2ashowsthedetailsofthedie-andinternalmatchingwithintheBLC5G22-100,withtheequivalentcircuitinFigure2b.TheBLC5G22-100ispackagedintheSOT895air-cavityoutline.ThisnewversatilepackagehasaCuMoCuflange,withtheplasticringframeattachedtothisflange,finallyclosedwithaplasticlid.ThisapproachallowsPhilipstochangetheleadconfigurationtoalmosteverysolution,withveryshortleadtimes.TheBLC5G22-100outputconfigurationisbasedon28Vsupplyvoltage,whichimpliesthattheparalleloutputinductor(Linsh)isresonatingatacertainfrequencywiththeoutputcapacitor,whichisdependentonthedrainvoltage.Asaconsequenceofthelowersupplyvoltage,hencehigheroutputcapacitance,theshuntinductorhasn'tbeenconfiguredoptimal(thehigheroutputcapacitanceat12Vsupply,requiresalowershuntinductor).ThisaspectcanbetakenintoconsiderationforoptimizingthedeviceforETconcepts.ThebaseofthecircuitdesignistheBLC5G22-100,tunedforadrainvoltageof28V.Theinputmatchingdoesn'tchange,duetotheinsensitivityoftheinputimpedancetothesupplyvoltage.TheloadimpedancechangesduetothereducedSUpplyvoltagyeincombinationwiththe(ahmost)fixedkneevoltage.Thisha