集成電路的EDA技術姓 名 陳凱 所在學院 電子信息工程學院專業班級 通信0908班學 號 09211174指導教師 侯建軍 日 期 2011年 11月25日目錄TOC\o"1-5"\h\z\o"CurrentDocument"1.傳統設計方法到現代設計方法 3\o"CurrentDocument"1.1傳統數字電子與系統設計和現代電路與系統的概念 3\o"CurrentDocument"1.2數字電路與系統傳統設計方法和EDA設計方法的區別 3\o"CurrentDocument"2?集成電路的設計過程 4\o"CurrentDocument"3?可編程邏輯器件的設計過程 5當代集成電路設計公司和可編程邏輯器件的軟件設計平臺 8\o"CurrentDocument"4.1當代集成電路設計公司 8\o"CurrentDocument"4.2可編程邏輯器件的軟件平臺 9\o"CurrentDocument"PLD或FPGA芯片上的文字信息 9集成電路的EDA技術通信0908班陳凱09211174摘要：本文首先通過從上而下的設計方法比較傳統的設計方法和現代設計方法的區別,體現出現代設計方法的先進性。介紹集成電路的設計過程，可編程邏輯器件的設計過程，及當代集成電路設計公司和可編程邏輯器件的軟件設計平臺，從多個方面對EDA技術做出詮釋。并以PLD芯片為例，進行具體的介紹，并且介紹如何從PLD芯片上的文字信息讀取到該芯片的參數。關鍵詞：集成電路EDA可編程邏輯器件PLD在設計方法、工具等方面的變革，在電子技術設計領域，可編程邏輯器件(如CPLD、FPGA)的應用。這一切極大地改變了傳統的數字系統設計方法、設計過程和設計觀念，促進了EDA技術的迅速發展。EDA技術是現代電子信息工程領域中一門發展迅速的新技術。它是以計算機為工作平臺，以EDA軟件工具為開發環境，以硬件描述語言為主要表達方式，以大規模可編程器件為設計載體，以ASIC、SOC、FPGA芯片為目標器件，以電子系統設計為應用方向的電子產品自動化設計過程。EDA的定義有廣義和狹義之分，廣義定義EDA包括半導體工藝設計自動化、可編程器件設計自動化、電子系統設計自動化、印制電路板設計自動化、仿真與測試故障診斷自動化等。狹義定義的EDA就是電子設計自動化，即通過相關的開發軟件,自動完成用軟件方式設計的電子系統到硬件系統的邏輯編譯、化簡、分割、綜合、優化，以及布局布線、邏輯仿真等工作，最終完成對于特定目標芯片的適配編譯、邏輯映射、編程下載，從而形成集成電子系統，不包含電子生產自動化。現代EDA技術是20世紀90年代初從計算機輔助設計、輔助制造和輔助測試等工程概念發展而來的。它主要經歷了計算機輔助設計(ComputerAidedDesign，CAD)、計算機輔助工程設計(ComputerAidedEngineeringDesign，CAED)和電子設計自動化(ElectronicSystemDesignAutomation,EDA)三個階段。利用EDA工具，電子設計師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。1?傳統設計方法到現代設計方法1?1傳統數字電子與系統設計和現代電路與系統的概念傳統數字電子與系統設計包括電路設計、電路制作和電路調試。電路設計是指在分析了系統要求之后，根據所選用的通用集成器件，在進行方案對比分析并確定所選方案之后，設計各個模塊電路以及總體電路的電路原理圖及電路連線圖。電路制作是選用面包板或印刷電路板，根據連線圖制作符合設計要求的電路。電路調試是在設計制作好的電路板上驗證所設計電路的功能是否符合設計要求。如不符合要求，需要檢查錯誤是由電路制作還是設計方案引起的，并進行相應的處理，直至符合要求為止。現代電路與系統的設計思想是一種自上而下的模塊化設計思路。自上而下就是先著眼于整個系統的功能，并按系統的要求，把系統分割成若干個子系統，再把每個子系統劃分若干個功能模塊，已標準或常用的基本單元去實現功能模塊。從上到下，每一步都可控制、可發現錯誤、可修改、可進行不同層次的仿真，處理過程都由軟件自動完成。它可以在所有級別上對硬件設計進行說明、建模和仿真測試。由此可見，自頂向下的設計方法是一種高效率性、高穩定性、易修改、易查找故障及可以進行系統仿真的設計方法。1.2數字電路與系統傳統設計方法和EDA設計方法的區別1） 兩個采用的設計方法不同傳統數字系統硬件設計采用自底向上的設計方法，根據系統對硬件的要求，得到設計規格書和系統控制流圖，再根據規格書和流圖，對系統的功能細化，合理劃分功能模塊，；在對各模塊進行細化設計，調試完成后將各個模塊連接起來，再調試完成整個系統的硬件設計。而EDA設計采用自頂向下的方法，系統設計分為系統設計和邏輯設計兩個階段。先進行系統級設計，在進行邏輯級設計。2） 兩者適用范圍不同傳統數字系統方法是用于中、小規模電路系統設計；EDA設計方法使用于高效率大規模系統設計。3） 兩者設計難度不同在傳統設計中，設計者再設計電路前，對于組合電路應該寫出該電路的邏輯表達式或真值表；對于時序電路應寫出電路的狀態表，比較復雜。EDA設計中采用硬件描述語言設計電路，無需邏輯表達式或狀態表。4） 兩者選用器件不同在傳統設計中，設計者總是根據系統的具體需要，懸著市場上能買到的邏輯器件，來構成所設計的邏輯電路。在EDA設計中，設計者可將設計好的硬件用可編程邏輯器件實現，或者根據需要設計自用的ASIC芯片，而無需收到只能使用通用原器件的限制。5） 兩者調試階段不同傳統設計中面條時只能等到硬件電路組裝完成后進行，這樣設計時存在的問題只能在后期才能發現。EDA設計中設計過程中要進行三級仿真，便于系統設計早起發現問題。EDA與傳統的數字電路設計平臺相比，具有明顯的優勢：支持在線編程、極小的時鐘延遲、使用標準硬件描述語言、使用簡單。2?集成電路的設計過程集成電路設計的流程一般先要進行軟硬件劃分，將設計基本分為兩部分：芯片硬件設計和軟件協同設計。2?1芯片硬件設計包括1） 功能設計階段設計人員產品的應用場合，設定一些諸如功能、操作速度、接口規格、環境溫度及消耗功率等規格，以做為將來電路設計時的依據。更可進一步規劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內，哪些功能可以設計在電路板上。2） 設計描述和行為級驗證設計描述和行為級驗證供能設計完成后，可以依據功能將SOC劃分為若干功能模塊，并決定實現這些功能將要使用的IP核。此階段將接影響了SOC內部的架構及各模塊間互動的訊號，及未來產品的可靠性。決定模塊之后，可以用VHDL或Verilog等硬件描述語言實現各模塊的設計。接著，利用VHDL或Verilog的電路仿真器，對設計進行功能驗證（functionsimulation，或行為驗證behavioralsimulation）。注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得精確的結果。3） 邏輯綜合邏輯綜合確定設計描述正確后，可以使用邏輯綜合工具（synthesizer）進行綜合。綜合過程中，需要選擇適當的邏輯器件庫（logiccelllibrary），作為合成邏輯電路時的參考依據。硬件語言設計描述文件的編寫風格是決定綜合工具執行效率的一個重要因素。事實上，綜合工具支持的HDL語法均是有限的，一些過于抽象的語法只適于作為系統評估時的仿真模型，而不能被綜合工具接受邏輯綜合得到門級網表。4） 門級驗證（Gate-LevelNetlistVerification）門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。注意，此階段仿真需要考慮門電路的延遲。5） 布局和布線布局和布線布局指將設計好的功能模塊合理地安排在芯片上，規劃好它們的位置。布線則指完成各模塊之間互連的連線。注意，各模塊之間的連線通常比較長，因此，產生的延遲會嚴重影響SOC的性能，尤其在0.25微米制程以上，這種現象更為顯著。2.2軟件協同設計模擬集成電路設計的一般過程1） 電路設計：依據電路功能完成電路的設計。2） 前仿真：電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數的仿真。3） 版圖設計（Layout）：依據所設計的電路畫版圖。一般使用Cadence軟件。4） 后仿真：對所畫的版圖進行仿真，并與前仿真比較，若達不到要求需修改或重新設計版圖。5） 后續處理：將版圖文件生成GDSII文件交予Foundry流片。3?可編程邏輯器件的設計過程可編程邏輯器件是近幾年才發展起來的一種新型集成電路，是當前數字系統設計的主要硬件基礎，是硬件編程語言HDL物理實現工具。可編程邏輯器件對數字系統設計自動化起著推波助瀾的作用，可以說，沒有可編程邏輯器件就沒有當前的數字電路自動化。目前,由于這種以可編程邏輯器件為原材料.從“制造自主芯片”開始的EDA設計模式己成為當前數字系統設計的主流，若要追趕世界最先進的數字系統設計方法，就要認識并使用可編程邏輯器件。數字集成電路本身在不斷地進行更新換代。它由早期的電子管、晶體管、小中規模集成電路、發展到超大規模集成電路以及許多具有特定功能的專用集成電路。但是，隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC)芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，出現了現場可編程邏輯器件(FPLD),其中應用最廣泛的當屬現場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。一個完整的EDA工程通常涉及系統建模、邏輯綜合、故障測試、功能仿真、時序分析、形式驗證等內容。而對于設計工程師而言，系統建模中的器件模型由生產廠商給出，工程師只需要完成系統設計、邏輯綜合、布局布線、仿真驗證和下載測試幾個步驟。例如，對于目標器件為FPGA/CPLD的EDA工程設計，首先，對描述具體電子系統的源程序進行“編輯輸入和編譯”，這些程序是用硬件描述語言編寫，通過特定的邏輯表達手段將目標系統表示出來；然后，EDA會通過相關的算法對源程序進行“邏輯綜合”，這個步驟可以理解為將第一步生成的邏輯表達式進行一系列的分解和優化，以形成更加簡單的邏輯表達式如“與或非”；接下來，EDA軟件將“邏輯綜合”生成的一系列邏輯表達式對應于目標器件FPGA/CPLD進行“布線和適配”，即利用網表表示在具體的邏輯器件中實現“邏輯綜合”所生成的邏輯關系表達式；之后，工程師利用EDA軟件提供的“編程下載”功能將前面生成的網表變成具體的電路，即物理實現；最后，和“驗收”一樣，工程師需要對實現的硬件系統進行硬件仿真和測試以檢測所實現的系統能否滿足設計需求。1)設計輸入計算輔助設計的作用就是省去了大量的圖紙并可以隨時隨地對當前設計進行更改，然后進行加工制造，所以“設計輸入”是EDA技術中最基本也是非常重要的一環。源程序的編輯和編譯，利用EDA技術進行工程設計，首先要做的就是將目標系統用文本方式或者圖形方式表示出來，然后進行排錯編譯，變成工程師熟悉的VHDL格式，為下一步的“邏輯綜合”做準備。2） 邏輯綜合和優化EDA工具的使用大大簡化了電路設計的工作，提高了效率。一可以理解綜合器的功能，即將HDL語言針對硬件結構進行編譯、綜合、優化和轉換，最終獲得電路的門級甚至更底層的描述文件，形成一個用作中間銜接的網表文件。這種文件不僅可以用作CPLD/FPGA的電路綜合，它同樣適用于ASIC門陣列結構的設計。3） 布局布線和適配邏輯綜合所得的網表必須通過適配器對某一具體的目標器件進行邏輯映射才能轉換成實際的電路。這步操作包括底層器件的配置、邏輯分割、邏輯優化和布線。當適配完成后，EDA軟件可以利用適配所產生的仿真文件進行精確的時序仿真。4） 工程設計的仿真在整個數字系統的工程設計中通常要經過很多仿真。首先，在綜合以前需要對VHDL所描述的內容進行行為級仿真，即將源程序直接送到VHDL仿真器中進行仿真。因為此時的仿真是根據VHDL源程序的語義進行的，與具體電路沒有關系，屬于高層仿真，所以可以加入適用于仿真控制的語句以及相關的預定義函數和庫文件。之后VHDL綜合期會生成一個網表文件，該文件描述的電路與生成的EDIF/XNF等網表文件一致，VHDL網表文件采用VHDL只是將其中的電路描述采用了結構描述方法，利用例化語句將基本的門電路連接起來。VHDL仿真器利用此文件進行功能仿真，其仿真結果與門級仿真器所作的功能仿真結果基本一致。功能仿真僅僅完成了對VHDL所描述電路的邏輯功能進行測試模擬，以觀察其實現的功能是否滿足設計需求，因而仿真過程并不涉及任何具體器件的硬件特性。時序仿真則是比較接近真實器件運行的仿真，在仿真過程中已經對器件的物理模型參數作了恰當的考慮，所以仿真精度要高得多。5） 目標器件的編程和下載如果編譯、綜合、布線適配和仿真等都沒有發現問題，就可以認為該設計理論上已經符合設計要求，然后由相應的CPLD/FPGA廠商提供的軟件將最終的下載文件通過編程器或者下載電纜燒入目標器件中，即CPLD或FPGA。6） 硬件電路的后仿真驗證和測試在針對CPLD/FPGA器件的設計中，如果行為仿真、功能仿真和時序仿真都已經通過,在將程序下載到目標芯片后，電路所完成的功能通常不會有什么改變。但如果是針對ASIC設計，在通過了上述的仿真過程后還要進行后仿真，即加入了針對特定工藝庫中標準器件模型的參數信息，如延時等，再對綜合所得的電路進行仿真驗證，看最終的電路是否符合設計要求。至于硬件測試主要是針對目標芯片應用于系統而言的，屬于綜合測試驗證過程。4?當代集成電路設計公司和可編程邏輯器件的軟件設計平臺4.1當代集成電路設計公司當代集成電路設計公司：Altera公司、Xilinx公司、Lattice公司。Altera公司（NASDAQ：ALTR）秉承了創新的傳統，是世界上“可編程芯片系統”（SOPC）解決方案倡導者。Altera結合帶有軟件工具的可編程邏輯技術、知識產權（IP）和技術服務，在世界范圍內為14,000多個客戶提供高質量的可編程解決方案。我們新產品系列將可編程邏輯的內在優勢一一靈活性、產品及時面市——和更高級性能以及集成化結合在一起，專為滿足當今大范圍的系統需求而開發設計。主流PLD產品MAXII,Altera的主流FPGA分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Cyclone，CycloneII；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Startix，StratixII等。Altera公司的主要市場：汽車電子、消費電子、計算機與存儲、軍事與航空航天、醫療、無線通信、工業。Xilinx（賽靈思）是全球領先的可編程邏輯完整解決方案的供應商。Xilinx研發、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP（IntellectualProperty）核。客戶使用Xilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯操作oXilinx可編程邏輯解決方案縮短了電子設備制造商開發產品的時間并加快了產品面市的速度，從而減小了制造商的風險。Xilinx產品已經被廣泛應用于從無線電話基站到DVD播放機的數字電子應用技術中。傳統的半導體公司只有幾百個客戶，而Xilinx在全世界有7，500多家客戶及50，000多個設計開端。總部設在加利福尼亞圣何塞市（SanJose）的Xilinx公司是NASDAQ上市公司，代碼為XLNX。Xilinx公司在全世界約有2，600名員工，其中約一半是軟件開發工程師。主流PLD產品XC9500Flash工藝的PLD，Xilinx的主流FPGA分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據自己實際應用要求進行選擇。萊迪思（Lattice）半導體公司提供業界最廣范圍的現場可編程門陣列（FPGA）、可編程邏輯器件（PLD）及其相關軟件，包括現場可編程系統芯片（FPSC）、復雜的可編程邏輯器件（CPLD）,可編程混合信號產品（ispPAC?）和可編程數字互連器件（ispGDX?）。萊迪思還提供業界領先的SERDES產品。FPGA和PLD是廣泛使用的半導體元件，最終用戶可以將其配置成特定的邏輯電路，從而縮短設計周期，降低開發成本。為當今系統設計提供全面的解決方案，包括能提供瞬時上電操作、安全性和節省空間的單芯片解決方案的一系列無可匹敵的非易失可編程器件。4.2可編程邏輯器件的軟件平臺可編程邏輯器件的軟件平臺：目前比較流行的用于可編程器件的EDA集成開發工具主要有Altera公司的MAX+PlusII和QuartusII、Xilinx公司的Foundation和ISE以及Lattice公司的ispDesignEXPERT和ispLEVER。QuartusII是由Altera公司開發的EDA集成開發工具，是該公司的第四代產品，之前更流行的是MAX+PlusII。MAX+PlusII提供了一個與結構無關的設計環境，易學易用。它支持原理圖、VHDL和Verilog語言文本輸入方式和波形或EDIF格式的文件作為輸入，且支持這些文件的混合設計。同時，它具有門級仿真器，可以進行功能仿真和時序仿真，能夠產生精確的仿真結果。在適配后，系統生成EDIF、VHDL和Verilog網表文件。其界面的友好和使用的便捷使其被譽為業界最宜使用的EDA軟件。QuartusII是MAX+PlusII的改進版，習慣了MAX+PlusII界面的用戶可以定制QuartusII界面與MAX+PlusII相同，保持了兼容性。ispDesignEXPERT是Lattice公司的第四代產品，同時它也是一套完整的EDA集成開發環境，可以支持原理圖輸入，包括ABEL語言在內的可編程語言文本輸入以及混合輸入等輸入方式。它同樣也配有編輯、綜合、布線、仿真和下載全套功能，具有友好的操作界面，且與第三方EDA軟件兼容。5.PLD或FPGA芯片上的文字信息常用CPLD芯片有:Xilinx公司的XC9500/XL/XV系列，低功耗的CoolRunner系U,Altera的低成本MAX3000/A系列，高性能MAX7000S/AE/B系列。下面我將以Xilinx的XC9500XL系列CPLD為例來說明該類器件的命名規則，來解讀PLD芯片上的文字帶