概述第3章集成邏輯門電路根本邏輯門電路TTL

集成邏輯門電路CMOS

集成邏輯門電路TTL電路和CMOS電路的接口本章小結返回演示文稿目錄3.1概述主要要求：

了解邏輯門電路的作用和常用類型。

理解高電平信號和低電平信號的含義。

TTL即Transistor-TransistorLogicCMOS即ComplementaryMetal-Oxide-Semiconductor

3.1.1門電路的作用和常用類型按功能特點不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態門門電路(GateCircuit)指用以實現基本邏輯關系和常用復合邏輯關系的電子電路。是構成數字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結構不同分

TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補對稱MOS管構成的邏輯門電路。3.1.2高電平和低電平的含義

高電平和低電平為某規定范圍的電位值，而非一固定值。

高電平信號是多大的信號？低電平信號又是多大的信號？10高電平低電平01高電平低電平正邏輯體制負邏輯體制由門電路種類等決定主要要求：

理解二極管的開關特性。

掌握三極管的開關特性。3.2根本邏輯門電路了解分立元件根本門電路。開關器件3.2.1開關器件具有閉合和斷開兩種工作狀態。理想開關特性閉合接通電阻為0，斷開電阻為無窮大，閉合或斷開動作瞬間完成。實際開關特性閉合接通電阻不為0，斷開電阻不為無窮大，閉合或斷開動作有一定延遲時間〔稱開關時間〕，承受功率有限。3.2.2二極管的開關特性

1、二極管伏安特性Uth為門限電壓〔硅二極管約0.5V〕。一、二極管的靜態開關特性IR為反向電流〔近似為0〕。UBR為反向擊穿電壓。當輸入uI為低電平UIL

Uth，二極管反向截止。

二極管通斷的條件和等效電路當輸入uI為高電平UIH

Uth，二極管正向導通。

2、靜態開關特性開通時間tr：二極管由截止變為導通所需要的時間。反向恢復時間trr：二極管由導通變為截止所需要的時間。trr>trOuItUIHUILOiDt延遲時間主要由于電荷存儲效應引起二、二極管的動態開關特性三極管為什么能用作開關？

怎樣控制它的開和關？當輸入uI為低電平，使uBE<Uth時，三極管截止。

iB

0，iC

0，C、E間相當于開關斷開。

三極管通斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負載線臨界飽和線

飽和區放大區3.2.3三極管的開關特性

截止區uBE<UthBEC三極管截止狀態等效電路uI=UILuBE+-Uth為門限電壓一、三極管的靜態開關特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區放大區uI增大使

iB增大，從而工作點上移，iC增大，uCE減小。截止區uBE<UthBEC三極管截止狀態等效電路S為放大和飽和的交界點，這時的iB稱臨界飽和基極電流，用IB(sat)表示；相應地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對硅管，UBE(sat)

0.7V，UCE(sat)

0.3V。在臨界飽和點三極管仍然具有放大作用。uI增大使uBE>Uth時，三極管開始導通，iB>0，三極管工作于放大導通狀態。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區放大區截止區uBE<UthBEC三極管截止狀態等效電路uI=UIH三極管開通的條件和等效電路當輸入

uI為高電平，使iB≥

IB(sat)時，三極管飽和。

uBE+-uBE

UCE(sat)

0.3V

0，C、E間相當于開關合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態等效電路iB愈大于IB(Sat)，那么飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，iC

IC(Sat)=開關工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

[例]以以下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關工作,試選擇RB值,并對應輸入波形畫出輸出波形。解：(1)根據開關工作條件確定

RB取值uI=UIL=0.3V時,三極管滿足截止條件uI=UIH=3.6V時,為使三極管飽和,應滿足

iB>IB(sat)因為iB=IHB-0.7VUR所以求得RB<29k，可取標稱值27k。OuItUIHUIL+5V(2)

對應輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時輸出高電平，輸入高電平時輸出低電平，因此構成三極管非門。由于輸出信號與輸入信號反相，故又稱三極管反相器。三極管截止時，iC

0，uO

+5V三極管飽和時，uO

UCE(sat)

0.3VOuO/Vt50.3IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)上例中三極管反相器的工作波形是理想波形，實際波形為：uI從UIL正跳到UIH時，三極管將由截止轉變為飽和，

iC從0逐漸增大到IC(sat)，uC從VCC逐漸減小為UCE(sat)。uI從UIH負跳到時UIL，三極管不能很快由飽和轉變為截止，而需要經過一段時間才能退出飽和區。二、三極管的動態開關特性

IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toffuI正跳變到iC上升到

0.9IC(sat)所需的時間ton稱為三極管開通時間。通常工作頻率不高時，可忽略開關時間，而工作頻率高時，必須考慮開關速度是否適宜，否那么導致不能正常工作。uI負跳變到iC下降到

0.1IC(sat)所需的時間toff稱為三極管關斷時間。通常

toff>ton延遲時間主要由于電荷存儲效應引起，要提高開關速度，必須降低三極管飽和深度，加速基區存儲電荷的消散。C

E

B

SBD

B

C

E

在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管(簡稱SBD)。BCSBD抗飽和三極管的開關速度高

①沒有電荷存儲效應②SBD的導通電壓只有0.4V而非0.7V，因此UBC=0.4V時，SBD便導通，使

UBC鉗在0.4V上，降低了飽和深度。三、抗飽和三極管3.2.4MOS管的開關特性

一、增強型MOS管的靜態開關特性UGS〔th〕為門限電壓相當于實際開關斷開相當于實際開關閉合二、增強型MOS管的動態開關特性

uI正跳變到iD上升到

0.9ID所需的時間ton稱為MOS管開通時間。uI負跳變到iD下降到

0.1ID所需的時間toff稱為MOS管關斷時間。通常

toff>ton二極管、三極管和MOS管作為開關，其開關的轉換速度都與延遲時間有關。1、二極管與門電路3.2.5分立元件門電路設二極管的導通壓降為0.3伏。uA

uB

uY

0V

0V

0.3V

0V

3V

0.3V

3V

0V

0.3V

3V

3V

3.3V

滿足與邏輯關系0

0.3V為低電平，3

3.3V為高電平。YD1D2AB+12V電路組成R2、二極管或門電路uA

uB

uY

0V

0V

-0.3V

0V

3V

2.7V

3V

0V

2.7V

3V

3V

2.7V

滿足或邏輯關系0-0.3V為低電平2.7

3V為高電平YD1D2AB-12V電路組成R3、三極管非門電路R1DR2AY+12V+3V嵌位二極管電路組成uA

uY

3V

0.3

0V

3.3

滿足非邏輯關系三極管的飽和壓降假設為0.3V4、與非門電路二極管與門和三極管非門串接而成,實現與非邏輯功能。ABD1D2+12VRD+3VR2R1+12VF

5、

或非門電路D1D2-12VRBA二極管或門和三極管非門串接而成,實現或非邏輯功能。+12V+3VFDR1R2需要不同電源主要要求：

了解TTL與非門的組成和工作原理。了解TTL集成邏輯門的主要參數和使用常識。3.3

TTL集成邏輯門

掌握TTL根本門的邏輯功能和主要外特性。了解集電極開路門和三態門的邏輯功能和應用。體積大。元件參數差異，工作穩定度差。各種門的輸入、輸出上下電平差異大。1、分立元件門電路的缺乏開關轉換速度慢。3.3.1TTL與非門一、概述需要不同電源，功耗大。集成電路：把電容、電阻、二極管、三極管以及電路的連線都集成在一塊硅半導體的基片上，組成了一個具有一定邏輯功能的完整電路，并封裝在一個管殼內，這就是集成電路。2、集成電路與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據電路內部的結構，可分為DTL、TTL、CMOS管集成門電路等。3、早期集成邏輯門電路〔DTL〕實質上就是將分立元件門電路簡單集成化，缺乏之處是開關轉換速度改進不大。4、TTL門電路TTL門電路是目前廣泛使用的集成邏輯門電路，分為54(軍用)和74(商用)兩大系列，每個系列又有假設干子系列。如CT54/74通用系列、CT54/74H高速系列、CT54/74S肖特基系列和CT54/74LS低功耗肖特基系列。TTL門電路中最典型的是TTL與門非電路。〔1〕CT54/74通用系列的與非門多發射極三極管+5VYR2R3V3V4V1ABC

b1R14kV2c1R4130

D1-31.6k1kD

〔2〕CT54/74H高速系列的與非門多發射極三極管+5VYR2R3V3V4V1V5ABC

b1R12.8kV2c1R5R458

D1-34k

760

470

ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V2.8k

900

50

3.5k

500

250

〔3〕CT54/74S肖特基系列的與非門多發射極肖特基三極管ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級中間倒相級輸出級STTL系列與非門電路邏輯符號2.8k

900

50

3.5k

500

250

V1V2V3V5V6二、TTL與非門的工作原理

(一)典型TTL與非門電路〔CT54/74S系列為例〕除V4外，采用了抗飽和三極管，用以提高門電路工作速度。V4不會工作于飽和狀態，因此用普通三極管。輸入級主要由多發射極管V1和基極電阻R1組成，用以實現輸入變量A、B、C的與運算。VD1~VD3為輸入鉗位二極管，用以抑制輸入端出現的負極性干擾。正常信號輸入時，VD1~VD3不工作，當輸入的負極性干擾電壓大于二極管導通電壓時，二極管導通，輸入端負電壓被鉗在-0.7V上，這不但抑制了輸入端的負極性干擾，對V1還有保護作用。中間級起倒相放大作用，V2集電極C2和發射極

E2同時輸出兩個邏輯電平相反的信號，分別驅動V3和V5。

RB、RC和V6構成有源泄放電路，用以減小V5管開關時間，從而提高門電路工作速度。輸出級由V3、V4、

R4、R5和V5組成。其中

V3和V4構成復合管，與V5構成推拉式輸出結構，提高了負載能力。VD1~VD3在正常信號輸入時不工作，因此下面的分析中不予考慮。RB、RC和V6所構成的有源泄放電路的作用是提高開關速度，它們不影響與非門的邏輯功能，因此下面的工作原理分析中也不予考慮。因為抗飽和三極管V1的集電結導通電壓為0.4V，而V2、V5發射結導通電壓為0.7V，因此要使V1集電結和V2、V5發射結導通，必須uB1≥1.8V。

輸入端有一個或數個為低電平時，輸出高電平。輸入低電平端對應的發射結導通，uB1=0.7V+0.3V=1VV1管其他發射結因反偏而截止。這時V2、V5截止。V2截止使V1集電極等效電阻很大，使IB1>>IB1(sat)，V1深度飽和。V2截止使uC2

VCC=5V，因此，輸入有低電平時，輸出為高電平。2.8kW0.3V3.6V3.6V1V5V截止截止深度飽和V3微飽和，V4放大工作。uY=

5V

-

0.7

V

-

0.7

V

=

3.6

V電路輸出為高電平。微飽和放大(二)TTL與非門的工作原理綜上所述,該電路實現了與非邏輯功能,即3.6V3.6V3.6V因此，V1發射結反偏而集電極正偏，稱處于倒置放大狀態。1.8V這時V2、V5飽和。uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V使V3導通，而V4截止。1VuY=UCE5(sat)

0.3V輸出為低電平因此，輸入均為高電平時，輸出為低電平。0.3VV4截止使V5的等效集電極電阻很大，使IB5>>IB5(sat)，因此V5深度飽和。倒置放大飽和飽和截止導通TTL電路輸入端懸空時相當于輸入高電平。

輸入均為高電平時，輸出低電平VCC經

R1使V1集電結和V2、V5發射結導通，使uB1=1.8V。深注意2.

TTL與非門的工作原理電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線(三)TTL與非門的外特性及主要參數1.

電壓傳輸特性和噪聲容限輸出電壓隨輸入電壓變化的特性uI較小時工作于AB段，這時V2、V5截止，V3、V4導通，輸出恒為高電平，UOH

3.6V，稱與非門工作在截止區或處于關門狀態。uI較大時工作于BC段，這時V2、V5工作于放大區，uI的微小增大引起uO急劇下降，稱與非門工作在轉折區。uI很大時工作于CD段，這時V2、V5飽和，輸出恒為低電平，UOL

0.3V，稱與非門工作在飽和區或處于開門狀態。

電壓傳輸特性測試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線飽和區：與非門處于開門狀態。截止區：與非門處于關門狀態。轉折區下面介紹與電壓傳輸特性有關的主要參數：有關參數0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線標準高電平USH

當uO≥USH時，那么認為輸出高電平，通常取USH=3V。標準低電平USL當uO≤USL時，那么認為輸出低電平，通常取USL=0.3V。關門電平UOFF保證輸出不小于USH的90%時,允許的輸入低電平的最大值。開門電平UON保證輸出不高于USL時,允許的輸入高電平的最小值。閾值電壓UTH轉折區中點對應的輸入電壓，又稱門檻電平。USH=3VUSL=0.3VUOFFUONUTH近似分析時認為：uI>UTH，那么與非門開通，輸出低電平UOL；uI<UTH，那么與非門關閉，輸出高電平UOH。噪聲容限越大，抗干擾能力越強。指輸入低電平時，允許的最大正向噪聲電壓。UNL=UOFF–UIL

指輸入高電平時，允許的最大負向噪聲電壓。UNH=UIH–UON

輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為噪聲容限。

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL輸入負載特性測試電路

輸入負載特性曲線0uI/VR1/k

UOFF1.1FNROFFRON2.輸入負載特性ROFF稱關門電阻。RI<ROFF時，相應輸入端相當于輸入低電平。對STTL系列，ROFF

700

。RON稱開門電阻。RI>RON時，相應輸入端相當于輸入高電平。對STTL系列，RON

2.1k

。RONROFFUOFF[例]

下圖中，已知ROFF

800

，RON

3k

，試對應輸入波形定性畫出TTL與非門的輸出波形。(a)(b)tA0.3V3.6VO不同TTL系列，RON、

ROFF不同。相應輸入端相當于輸入低電平，也即相當于輸入邏輯0。邏輯0因此Ya輸出恒為高電平UOH。相應輸入端相當于輸入高電平，也即相當于輸入邏輯1。邏輯1因此，可畫出波形如以下圖。YbtOYatUOHO解：圖(a)中，RI=300

<ROFF

800

圖(b)中，RI=5.1k

>RON

3k

3.負載能力負載電流流入與非門的輸出端。負載電流從與非門的輸出端流向外負載。負載電流流入驅動門IOL負載電流流出驅動門IOH輸入均為高電平輸入有低電平輸出為低電平

輸出為高電平

灌電流負載拉電流負載不管是灌電流負載還是拉電流負載，負載電流都不能超過其最大允許電流，否那么將導致電路不能正常工作，甚至燒壞門電路。實用中常用扇出系數NOL

表示電路負載能力。門電路輸出低電平時允許帶同類門電路的個數。

通常按照負載電流的流向將與非門負載分為

灌電流負載

拉電流負載

+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級門輸出為低電平時

出扇系數：驅動同類門的個數+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級門輸出為高電平時

由于三極管存在開關時間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。輸入信號UOm0.5UOm0.5UImUIm輸出信號4.傳輸延遲時間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時間稱截止延遲時間tPLH。

輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時間稱導通延遲時間tPHL。平均傳輸延遲時間tpd

tPHLtPLHtpd越小，那么門電路開關速度越高，工作頻率越高。0.5UIm0.5UOm5、平均功耗和動態尖峰電流空載開態功耗PL=IELVCC空載關態功耗PH=IEHVCC靜態平均功耗P=〔PL+PH〕/2動態平均功耗PEM=P+ftpd〔IEM-IEL〕VCC/2工作頻率愈高功耗愈大。IEHIELIEM6.

功耗-延遲積

常用功耗P和平均傳輸延遲時間tpd的乘積(簡稱功耗–延遲積)來綜合評價門電路的性能，即M=Ptpd

性能優越的門電路應具有功耗低、工作速度高的特點，然而這兩者矛盾。

M又稱品質因素，值越小，說明綜合性能越好。使用時需外接上拉電阻RL

即Opencollectorgate，簡稱OC門。

常用的有集電極開路與非門、三態門、或非門、與或非門和異或門等。它們都是在與非門根底上開展出來的，TTL與非門的上述特性對這些門電路大多適用。VC可以等于VCC也可不等于VCC

3.3.2其他功能的TTL門電路

一、集電極開路與非門〔OC門〕1.電路、邏輯符號和工作原理輸入都為高電平時，

V2和V5飽和導通，輸出為低電平UOL

0.3V。輸入有低電平時，V2和V5截止，輸出為高電平UOH

VC。因此具有與非功能。

工作原理OC門相當于與門作用。因為Y1、Y2中有低電平時，Y為低電平；只有

Y1、Y2均為高電平時，Y才為高電平，故Y=Y1·Y2。2.應用(1)

實現線與兩個或多個OC門的輸出端直接相連，相當于將這些輸出信號相與，稱為線與。

Y注意一般的TTL與非門能否線與？只有OC門才能實現線與。普通TTL門輸出端不能并聯，否那么可能損壞器件。(2)驅動顯示器和繼電器等[例]以以下圖為用OC門驅動發光二極管LED的顯示電路。LED的正向導通壓降UF=2V，正向工作電流IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應滿足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時，LED才導通發光；否那么LED中無電流流通，不發光。要使LED發光，應滿足

IRcIF=10mA。TTLCMOSRLVDD+5V(3)實現電平轉換TTL與非門有時需要驅動其他種類門電路，而不同種類門電路的上下電平標準不一樣。應用OC門就可以適應負載門對電平的要求。OC門的UOL

0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL

0的要求。

VDDRL即Tri-StateLogic門，簡稱TSL門。其輸出有高電平態、低電平態和高阻態三種狀態。三態輸出與非門電路

EN=1

時，P=0，uP=0.3V01100.3V1V導通截止截止另一方面，V1導通，uB1=0.3V+0.7V=1V,V2、V5截止。這時，從輸出端Y看進去，對地和對電源VCC都相當于開路，輸出端呈現高阻態，相當于輸出端開路。Y=AB1V導通截止截止Z這時VD導通，使uC2=0.3V+0.7V=1V，使V4截止。二、三態輸出門〔TSL門〕1.電路、邏輯符號和工作原理工作原理EN=0時，P=1，VD截止電路等效為一個輸入為A、B和1的TTL與非門。

Y=AB

綜上所述，可見：1.電路、邏輯符號和工作原理只有當使能信號EN=0時才允許三態門工作，故稱EN低電平有效。EN稱使能信號或控制信號，A、B稱數據信號。當EN=0時，Y=AB，三態門處于工作態；當EN=1時，三態門輸出呈現高阻態，又稱禁止態。EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN2.應用

任何時刻EN1、EN2、

EN3中只能有一個為有效電平，使相應三態門工作，而其他三態輸出門處于高阻狀態，從而實現了總線的復用。總線

(1)構成單向總線DIDO/DIDO00高阻態工作DIEN=0時，總線上的數據DI經反相后在G2輸出端輸出。(2)構成雙向總線DIDO/DIDO11工作DO高阻態EN=1時，數據DO經G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態EN=1時，數據DO經G1反相后傳送到總線上。DIDO/DIDO

三、TTL或非門獨立的兩個輸入級、中間級兩個中間級的輸出并接共用輸出級TTL或非門電路各晶體管工作狀態輸入電平T1T′1T2T′2T3D4T4輸出電平A低B低飽和飽和截止截止導通截止高電平A低B高飽和倒置截止飽和截止飽和低電平A高B低倒置飽和飽和截止截止飽和低電平全為高電平倒置倒置飽和飽和截止飽和低電平TTL集成門的類型很多,那么如何識別它們?各類型之間有何異同?如何選用適宜的門?3.3.3

TTL集成門應用要點

1.各系列TTL集成門的比較與選用用于民品用于軍品具有完全相同的電路結構和電氣性能參數，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環境中工作。按工作溫度和電源允許變化范圍不同分為CT74系列CT54系列向高速開展向低功耗開展按平均傳輸延遲時間和平均功耗不同分向減小功耗-延遲積開展措施：增大電阻值措施：(1)采用SBD和抗飽和三極管；(2)采用有源泄放電路；(3)減小電路中的電阻值。其中，LSTTL系列綜合性能優越、品種多、價格廉價；ALSTTL系列性能優于LSTTL，但品種少、價格較高，因此實用中多項選擇用LSTTL。CT74系列(即標準TTL)CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進低功耗肖特基TTL簡稱LSTTL)

集成門的選用要點(1)實際使用中的最高工作頻率fm應不大于邏輯門最高工作頻率fmax的一半。(2)不同系列TTL中，器件型號后面幾位數字相同時，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速

度(平均傳輸延遲時間tpd)和平均功耗不同。實際使用時，高速門電路可以替換低速的；反之則不行。例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引腳圖雙列直插14引腳四

2

輸入與非門2.

TTL集成邏輯門的使用要點(1)電源電壓用+5V，74系列應滿足5V

5%。(2)輸出端的連接

普通TTL門輸出端不允許直接并聯使用。

三態輸出門的輸出端可并聯使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態。集電極開路門輸出端可并聯使用，但公共輸出端和電源VCC之間應接負載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應小于產品手冊上規定的最大值。3.多余輸入端的處理與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接。接

VCC通過1~10k

電阻接

VCC與有用輸入端并接

TTL電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。或門和或非門的多余輸入端接邏輯0或者與有用輸入端并接[例]欲用下列電路實現非運算，試改錯。(ROFF

700

，RON

2.1k

)解：OC門輸出端需外接上拉電阻RC5.1kΩY=1Y=0RI>RON，相應輸入端為高電平。510ΩRI<ROFF，相應輸入端為低電平。3.3.4其他雙極性集成邏輯門電路

一、發射極耦合邏輯門〔ECL門〕

ECL邏輯門是一種采用非飽和型電子開關構成的雙極型門電路，作開關用的三極管只工作在截止和放大狀態，不進入飽和狀態。與差分電路相似，只是工作在截止、放大兩種狀態，三個輸入端A、B、C，兩個互補輸出端P、Q。1、ECL門的內部結構取低電平為-1.6V，高電平為-0.8V。A、B、C

V2V3V4V1V5V6QP至少有一端為高電平-0.8V至少有一個導通截止導通導通低電平-1.6V高電平-0.8V全為低電平-1.6V截止導通導通導通高電平-0.8V低電平-1.6V2、ECL門的根本工作原理電路為負電源R1、R2的取值保證M點的電位為-0.5V通過V0使基準電壓UT為-1.2V

③在各類邏輯門中，工作速度最高，帶負載能力較強，但功耗也最大。

②使用-5V負電源，輸出高電平為-0.8V，輸出低電平為-1.6V，抗干擾能力弱。3、邏輯功能P=A+B+CQ=A+B+C④與TTL等邏輯門混用時，需要專門的邏輯電平轉換電路，因此很少混用。①電路有“或/或非〞兩個互補輸出端。4、ECL邏輯門的特點：

I2L邏輯門是一種采用三極管恒流源與飽和型電子開關構成的雙極型門電路。

二、集成注入邏輯門〔I2L門〕1、I2L門的根本結構由兩個三極管構成一個基本開路非門單元外接電阻RE與V′構成恒流源外接上拉負載電阻RC2、I2L門的工作原理輸入高電平為0.7V，低電平為0.5V。A為低電平，V截止，輸出為高電平，其大小由電源電壓決定。3、邏輯功能4、I2L門的的特點：多集電極輸出結構電路簡單，集成度高〔常采用多集電極輸出〕，功耗小，但延遲時間長，抗干擾能力弱。0110A為高電平，V飽和，輸出為低電平。是由增強型PMOS管和增強型NMOS管組成的互補對稱MOS門電路。比之TTL，其突出優點為：微功耗、抗干擾能力強。主要要求：

掌握CMOS反相器的電路、工作原理和主要外特性。

了解CMOS數字集成電路的應用要點。了解CMOS與非門、或非門、開路門、三態門和傳輸門的電路和邏輯功能。3.4CMOS集成邏輯門電路

AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增強型NMOS管(驅動管)增強型PMOS管(負載管)構成互補對稱結構3.4.1CMOS反相器

1、電路根本結構要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜UGS(th)N增強型NMOS管開啟電壓AuIYuOVDDSGDDGSBVPVNBNMOS管的襯底接電路最低電位，PMOS管的襯底接最高電位，從而保證襯底與漏源間的PN結始終反偏。.uGSN+-增強型PMOS管開啟電壓uGSP+-UGS(th)PuGSN>UGS(th)N時，增強型NMOS管導通uGSN<UGS(th)N時，增強型NMOS管截止OiDuGSUGS(th)N增強型NMOS管轉移特性時,增強型PMOS管導通時,增強型PMOS管截止OiDuGSUGS(th)P增強型PMOS管轉移特性AuIYuOVDDSGDDGSBVPVNB1、電路基本結構UIL=0V，UIH=VDD

VDD/

2門限電壓AuIYuOVDDSGDDGSVP襯底BVN襯底B2、工作原理ROFFNRONPuO+VDDSDDS導通電阻RON<<截止電阻ROFFRONNROFFPuO+VDDSDDS可見該電路構成CMOS非門，又稱CMOS反相器。無論輸入上下，VN、VP中總有一管截止，使靜態漏極電流iD0。因此CMOS反相器靜態功耗極微小。◎輸入為低電平，UIL=0V時，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VN截止，VP導通，導通uGSP+-uO

VDD為高電平。AuIYuOVDDSGDDGSVP襯底BVN襯底B截止uGSP+-導通uGSN+-◎輸入為高電平UIH=VDD時，uGSN=VDD>UGS(th)N,VN導通，VP截止，◎輸入為低電平UIL=0V時，uGSN=0V<UGS(th)N，VN截止，VP導通，uO

VDD,為高電平。UIH=

VDDuO

0V，為低電平。3.4.2其他功能的CMOS門電路

一、CMOS與非門和或非門1.CMOS與非門

ABVDDVPBVPAVNAVNBY每個輸入端對應一對NMOS管和PMOS管。NMOS管為驅動管，PMOS管為負載管。輸入端與它們的柵極相連。與非門結構特點：驅動管相串聯，負載管相并聯。ABVDDVPBVPAVNAVNBYCMOS與非門工作原理11導通導通截止截止0驅動管均導通，負載管均截止，輸出為低電平。

◆當輸入均為高電平時：低電平輸入端相對應的驅動管截止，負載管導通，輸出為高電平。

◆當輸入中有低電平時：ABVDDVPBVPAVNAVNBY0截止導通1因此Y=AB2.CMOS或非門

ABVDDVPBVPAVNAVNBY或非門結構特點：驅動管相并聯，負載管相串聯。Y=A+B3、CMOS門電路的構成規律分析復雜的CMOS門電路時，可以不必像前面一樣逐個分析電路中各MOS管的通斷情況，而可以按照下面的規律判斷CMOS門電路的功能：①首先確定根本單元數〔一個NMOS管和一個PMOS管構成一個根本單元〕。②NMOS管串而PMOS管并為“與〞，NMOS管并而PMOS管串為“或〞。③NMOS管組和PMOS管組連接點引出輸出為“取反〞。根本單元數：NMOS管串而PMOS管并為“與〞NMOS管組和PMOS管組連接點引出輸出為“取反〞。例邏輯功能七個YABuOuIVDD1漏極開路的CMOS與非門電路二、漏極開路的CMOS門簡稱OD門與OC門相似，常用作驅動器、電平轉換器和實現線與等。Y

=

AB構成與門構成輸出端開路的非門需外接上拉電阻RDC、C為互補控制信號由一對參數對稱一致的增強型NMOS管和PMOS管并聯構成。PMOSCuI/uOVDDCMOS傳輸門電路結構uO/uIVPCNMOSVN三、CMOS傳輸門

1、根本結構MOS管的漏極和源極結構對稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuO當C=0V，uI=0~VDD時，VN、VP均截止，輸出與輸入之間呈現高電阻，相當于開關斷開。uI不能傳輸到輸出端，稱傳輸門關閉。CC當C=VDD，uI=0~VDD時，VN、VP中至少有一管導通，輸出與輸入之間呈現低電阻，相當于開關閉合。uO=uI，稱傳輸門開通。2、工作原理C=1，C=0時，傳輸門開通，uO=uI；C=0，C=1時，傳輸門關閉，信號不能傳輸。PMOSCuI/uOVDDCMOS傳輸門電路結構uO/uIVPCNMOSVN傳輸門是一個理想的雙向開關，可傳輸模擬信號，也可傳輸數字信號。TGuI/uOuO/uICC傳輸門邏輯符號TG即TransmissionGate的縮寫

3、邏輯符號在反相器基礎上串接了PMOS管VP2和NMOS管VN2，它們的柵極分別受EN和EN控制。四、CMOS三態輸出門AENVDDYVP2VP1VN1VN2低電平使能的CMOS三態輸出門1、根本結構001導通導通Y=A110截止截止ZEN=1時，VP2、VN2均截止，輸出端Y呈現高阻態。因此構成使能端低電平有效的三態門。EN=0時，VP2和VN2導通，呈現低電阻，不影響CMOS反相器工作。

Y=AEN2、工作原理3.4.3CMOS數字集成電路應用要點

一、CMOS數字集成電路系列CMOS4000

系列

功耗極低、抗干擾能力強；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅動能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅動能力強。

提高速度措施：減小MOS管的極間電容。

由于CMOS電路UTH

VDD/

2，噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強。電源電壓越高，抗干擾能力越強。民品軍品VDD=2~6V

T表示與TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列高速

CMOS

系列1.注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強。

二、CMOS集成邏輯門使用要點

2.閑置輸入端的處理不允許懸空。

可與使用輸入端并聯使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。主要要求：

了解TTL電路和CMOS電路的接口。

了解集成邏輯門電路的選用和應用。

3.5TTL電路與CMOS電路的接口

了解TTL和CMOS電路的主要差異。

3.5.1TTL電路驅動CMOS電路TTL電路輸出低電平電流較大,滿足驅動CMOS電路的要求，而輸出高電平的下限值小于CMOS電路輸入高電平的下限值，它們之間不能直接驅動。因此，應設法提高TTL電路輸出高電平的下限值，使其大于CMOS電路輸入高電平的下限值。在TTL電路輸出接一個上拉電阻RU。

一、TTL電路驅動CMOS4000系列電路TTL電路輸出和CMOS電路輸入端之間接入一個CMOS電平轉換器。

二、TTL電路驅動74HCT高速CMOS電路高速CMOS電路CC74HCT系列在制造時已考慮到和TTL電路的兼容問題，它的輸入高電平UIH〔min)=2V，而TTL電路輸出的高電平UOH〔min)=2.7V，因此，TTL電路的輸出端可直接與高速CMOS電路CC74HCT系列的輸入端相連，不需要另外再加其它器件。3.5.2CMOS電路驅動TTL電路CMOS4000系列電路輸出的高、低電平都滿足要求，但由于TTL電路輸入低電平電流較大，而CMOS4000系列電路輸出低電平電流卻很小，灌電流負載能力很差，不能向TTL提供叫大的低電平電流。因此，應設法提高CMOS4000系列電路輸出低電平電流的能力。將同一芯片上的多個CMOS電路并聯作驅動門。在CMOS電路輸出端和TTL電路輸入端之間接入CMOS驅動器。一、CMOS4000系列驅動TTL電路

二、高速CMOS電路驅動TTL電路高速CMOS電路的電源電壓VDD=VCC=5V時，CC74HC和CC74HCT系列電路的輸出端和TTL電路的輸入端可直接相連。3.5.3CMOS門電路比之TTL的主要特點

注意：CMOS電路的扇出系數大是由于其負載門的輸入阻抗很高，所需驅動功率極小，并非CMOS電路的驅動能力比TTL強。實際上CMOS4000系列驅動能力遠小于TTL，HCMOS驅動能力與TTL相近。功耗極低抗干擾能力強電源電壓范圍寬輸出信號擺幅大(UOH

VDD，UOL

0V)

輸入阻抗高扇出系數大3.5.4集成邏輯門電路的選用

根據電路工作要求和市場因素等綜合決定假設對功耗和抗干擾能力要求一般，可選用

TTL電路。目前多用74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用CT74ALS系列，其工作頻率一般可至50MHz。假設要求功耗低、抗干擾能力強，那么應選用

CMOS電路。其中CMOS4000系列一般用于工作頻率1MHz以下、驅動能力要求不高的場合；HCMOS常用于工作頻率20MHz以下、要求較強驅動能力的場合。解：3.5.5集成邏輯門電路應用舉例

[例]試改正以以下圖電路的錯誤，使其正常工作。CMOS門TTL門OD門(a)(b)(c)(d)VDDCMOS門Ya=ABVDDYb=

A

+

BTTL門OD門Yc=

AVDDENYd=ABEN

=

1

時EN

=

0

時OD門&TTL門懸空≥CMOS門懸空可用兩級電路2個與非門實現之[例]試分別采用與非門和或非門實現與門和或門。解：(1)用與非門實現與門設法將Y=AB用與非式表示因為Y=AB=AB因此，用與非門實現的與門電路為Y

=

AB將與非門多余輸入端與有用端并聯使用構成非門可用兩級電路3個與非門實現(2)用與非門實現或門因此，用與非門實現的或門電路為Y

=

A

+

B因為

Y

=

A

+

B

=

A

+

B=

A

·

B設法將

Y

=

A

+

B

用與非式表示實現A實現B可用兩級電路3個或非門實現之。(3)用或非門實現與門設法將Y=AB用或非式表示因此，用或非門實現的與門電路為因為

Y

=

AB

=

A

·

B=

A

+

B將或非門多余輸入端與有用端并聯使用構成非門Y=AB可用兩級電路2個或非門實現之(4)用或非門實現或門設法將

Y

=

A

+

B

用或非式表示因為

Y

=

A

+

B

=

A

+

B因此，用或非門實現的或門電路為Y

=

A

+

B[例]有一個火災報警系統，設有煙感、溫感和紫外光感三種不同類型的火災探測器。為了防止誤報警，只有當其中兩種或三種探測器發出探測信號時，報警系統才產生報警信號，試用與非門設計產生報警信號的電路。輸入輸出ABCY000001010011100101110111解：(1)分析設計要求，建立真值表感三種不同類型的火災探測器有煙感、溫感和紫外光產生報警信號兩種或三種探測器發出探測信號時，報警系統才與非門設計報警電路的輸入信號為煙感、溫感和紫外光感三種