一種基于雙重自適應補償的ldo線性穩壓器

1雙重自適應補償低能耗線性噪聲補償（ldo）是一種廣泛應用于便攜式電子的低噪聲技術的優勢。因為它具有沉降噪聲、高psr、低靜態電流和低成本等優點。穩定ld壓力補償的困難是整個負載區域的系統穩定性。作者提出了一種雙重自適應補償技術。該技術可以生成隨負載變化而變化的兩個點，從而補償極端變化對整個系統的影響，并確保系統的穩定性。此外，輸出級另一種動態補償使用輸出級阻力網絡生成的零，這實際上是esr生成的零的轉換率，而不是傳統的輸出能力。因此，芯片可以在應用中使用低價、體積小的陶瓷容量來穩定，降低了建筑成本，降低了pc面積，有利于便利通信電影的開發。為了提高增益和輸出電壓精度以及降低靜態電流,筆者采用雙重自適應補償結構,并且這種補償方法幾乎不消耗額外的電流,因而極適合低功耗芯片的設計.2雙天限賠償設計原理2.1誤差放大器輸出端產生的電極圖1是采用第一重自適應補償網絡的LDO結構圖,MS1為負載電流采樣管,MP為功率管.RO為誤差放大器的輸出阻抗,gm1是誤差放大器的跨導,C1為補償電容,BUFFER的輸出阻抗為ROB,功率管MP的寄生電容為CP,ROUT是輸出級的阻抗,RL是負載,CL是負載電容,當LDO采用第一重自適應補償網絡時,A0為采用第一重自適應補償的環路增益,A0=gm1gmpRΟRΟUΤ(1)開環傳輸函數可表示為,VFBVREF=A0(1+S/2πfΖ1)(1+S/2πfΡ1)(1+S/2πfΡ2)(1+S/2πfΡ3)×(RF2RF1+RF2)(2)其中fP1為誤差放大器輸出端產生的極點;fP2為LDO輸出端產生的極點;fP3為BUFFER輸出端產生的極點,fΡ1=12πRΟC1(3)fΡ2=12πRLCL=ΙL2πVΟUΤCL∞ΙL(4)fΡ3=12πRΟBCΡ(5)MS1和C1組成第一重補償網絡,MS1的柵源電壓與功率管MP的柵源電壓相等,fZ1為采樣管MS1的導通電阻RDS_MS1與補償電容C1產生的零點,MS1工作在線性區,MP工作在飽和區,其跨導為gmp?(W/L)ΜS1∶(W/L)ΜΡ=1∶Κ1?gmp=μpCox(W/L)ΜΡ(VGS-VΤΗΡ)=√2μpCox(W/L)ΜΡΙL=Κ1μpCox(W/L)ΜS1(VGS-VΤΗΡ)(6)RDS_ΜS1=1μpCox(W/L)ΜS1(VGS-VΤΗΡ)=Κ1gmp=Κ1√2μpCox(W/L)ΜΡΙL(7)fΖ1=12πRDS_ΜS1C1=√2μpCox(W/L)ΜΡΙL2πΚ1C1∞√ΙL(8)由(4)式可知,fP2與負載電流IL成正比,由(8)式可知,采用第一重補償網絡的LDO電路,產生了一個與負載電流IL的平方根成正比的動態零點fZ1跟蹤fP2的變化,從而實現第一重自適應補償,然而由于在本文的低功耗LDO設計中,靜態電流小于1μA,大部分電路器件工作在亞閾值區,BUFFER的輸出阻抗和功率管MP的柵極寄生電容較大,fP3往往落在0dB帶寬附近,這樣會減小整個環路的相位裕度,引起系統不穩定,甚至會引起振蕩,因此增加第二個自適應頻率補償,組成雙重自適應補償網絡來實現LDO的系統穩定,圖2為采用雙重自適應補償網絡的LDO結構圖.2.2動態自適應補償網絡圖3為第二重自適應補償網絡的構造示意圖,如圖3(1)所示,輸出反饋電阻RF1兩端跨接在電容CF上,形成超前補償網絡,從而改善系統穩定性,并能提高瞬態響應和PSRR,減小輸出噪聲,傳輸函數可表示為:VFBVΟUΤ=(RF2RF1+RF2)[1+SCFRF11+SCF(RF1∥RF2)](9)由(9)式可知,該傳輸函數有一個極點fP和一個零點fZ,分別表示如下:fΡ=12π(RF1∥RF2)CF(10)fΖ=12πRF1CF(11)顯然,零點fZ低于極點fP,因此對改善系統穩定性會有所幫助.為了補償功率管MP寄生電容過大和BUFFER的輸出阻抗較大帶來的低頻極點,需要在系統中引入一個零點,由(9)式可知,只需在其分子項上引入(1+SCR)的乘積因子,即需新引入一個零點,此時傳輸函數可表示為,VFBVΟUΤ=(RF2RF1+RF2)[(1+SCFRF1)(1+SCR)1+SCF(RF1∥RF2)]=(RF2RF1+RF2)[1+S(CFRF1+CR)+S2CFRF1CR1+SCF(RF1∥RF2)](12)當CR?CFRF1時,上式可以簡化為:VFBVΟUΤ=(RF2RF1+RF2)[1+SCFRF1(1+SCR)1+SCF(RF1∥RF2)](13)為實現(13)式所示的傳遞函數,將CF跨接在RF1和RF2的公共端,另一端引入一個其值為(1+SCR)VOUT的信號,如圖3(2)所示,則可在(10)和(11)式中零極點的基礎上,產生一個新的零點fZN,fΖΝ=12πRC(14)圖3(3)實現了上述思想,其中MS2為采樣管,MP為功率管,(W/L)MS2∶(W/L)MP=1∶K2,并且電路中RF1,RF2?R3,則VC=VΟUΤ+ΙD_ΜS2R3=VΟUΤ+VΟUΤR3/Κ2ΖL=VΟUΤ(1+R3/Κ2ΖL)(15)其中ZL為輸出阻容網絡的阻抗,忽略輸出電容的ESR,其大小為:ΖL=1SCL∥RL=RL1+SCLRL(16)由(15)和(16)式可知,在圖3(3)中:VC=(1+R3/Κ2RL)[1+SCLR3Κ2(1+R3/Κ2RL)]VΟUΤ(17)VFBVΟUΤ=(RF2RF1+RF2)×[1+(1+R3/Κ2RL)RF1CFS+(CLR3CFRF1/Κ2)S21+SCF(RF1∥RF2)](18)當R3/K2RL?1,并且R3CL/K2?CFRF1時,由(18)式可知輸出端產生的極點和零點為:fΡ4=12π(RF1∥RF2)CF(19)fΖ2=12π(1+R3/Κ2RL)RF1CF≈12πRF1CF(20)fΖ3=12πCLR3/[Κ2(1+R3/Κ2RL)]≈12πCLR3/Κ2(21)若采用負載電容CL的ESR進行補償,其產生的零點為:fΖESR=12πCLRESR(22)由(21)式可知,第二個動態自適應補償網絡相當于把電阻R3和負載電容CL引入,從而產生一個零點以實現補償,該補償方法的效果與(22)式中使用輸出電容的ESR產生的一個零點進行補償是一致的.圖4為系統采用第一重自適應補償與雙重自適應補償的零極點分布示意圖,fP3是由于功率管MP的寄生電容過大和BUFFER輸出阻抗較大所帶來的低頻極點.可以看出采用第一重自適應補償,fP3分布在0dB帶寬附近,會減小相位裕度,甚至會引起振蕩.采用雙重自適應補償通過引入一個零點可以有效地解決該問題,并且第二個動態補償利用輸出級的阻容網絡產生的一個零點,實際上起到了替代傳統的輸出電容的ESR產生的零點作用.因此芯片在應用時可以使用價格便宜,體積小的陶瓷電容即可穩定,從而降低了設計成本,減小了PCB面積,非常有利于便攜式電子產品的設計.2.3電池內負載電容cl集成由(2)和(21)式可知,輸出電容產生的極點fP2和零點fZ3,當減小輸出電容CL的值時,可以使fP2分布在帶寬之外,只有fP1,fP3,fP4分布在0dB帶寬以內.由第二重自適應補償網絡的分析可知,增加電阻R3或減小K2可以使fZ3的大小不變,即當CL下降,R3上升或K2下降時,fZ3不變,從而解決了由于fP3所帶來的穩定性問題,因此在增加少量芯片面積的情況下,筆者的設計亦可以用于SOC(systemonchip)的設計中,將雙重自適應補償網絡、功率管、反饋電阻、負載電容集成在芯片內部,減少了外接電容并提高了系統的穩定性,從而減少了PCB面積,很好地滿足了SOC的設計要求.當減小電容CL并將其集成在芯片內部時,系統的負載瞬態響應會受到影響,當負載發生突變時,電容CL越小,輸出的過沖電壓ΔV越大.可通過增加靜態電流從而加快系統的環路響應速度來減小過沖電壓ΔV,因此在SOC的設計中采用筆者所提的補償方法,要在芯片面積、系統的負載瞬態響應、靜態功耗等方面折中考慮.負載電容CL集成在芯片內部時,其容值大小會受到溫度、工藝等因素的影響,在設計過程中要保證系統的穩定性,因此要考慮一定的設計裕量.3基準和頻率補償網絡圖5是本文提出的LDO的功能架構圖,主要包括基準模塊、誤差放大器模塊、折返式電流限制模塊、頻率補償網絡、調整管、反饋電阻和容阻負載等.基準模塊主要是產生1.25V的基準電壓,作為誤差放大器的參考電平與反饋電壓進行比較放大誤差信號,從而控制調整管來調節輸出電壓VOUT,頻率補償網絡主要采用的是雙重自適應補償結構,在不消耗靜態電流的情況下,能很好地滿足系統穩定性的要求,電流限制模塊采用的是折返式電流限制結構,使LDO在限流的狀態下功耗降低.輸出電壓VOUT為:VΟUΤ=VREF(1+RF1/RF2)(23)3.1靜態電流wf圖6是基準電路圖,其左半部分的M2,M3,M12～M21組成基準電路的啟動電路,右半部分為帶隙基準電路,通過負反饋可以得到一個穩定的輸出電壓,在設計中,R1=R2,則,ΙQ2=ΔVBE/R3=VΤln4/R3(24)VREF=VBEQ2+VΤln4(R2+R3+2R4)/R3(25)為了滿足靜態電流的要求,整個基準的靜態電流為140nA.當溫度從-40到125℃變化時,輸出電壓的變化約為5mV,當電源電壓從2V變化到5.5V時,基準電壓變化1mV,符合設計要求.3.2折返式限流電路圖7是折返式限流保護電路圖,MS3,M18,M19構成輸出電流采樣電路,在設計中,M19的偏置電流很小,M18的寬長比很大,從而使得M18和M19工作在亞閾值區,使得VSG18=VSG19≈VΤΗ(26)從而保證采樣管MS3的漏端電壓約等于輸出電壓VOUT,因為采樣管MS3和功率管MP的源、柵、漏電壓相等,所以采樣精度很高.采樣電流滿足:ΙSΙΟUΤ=WΜS3/LΜS3WΜΡ/LΜΡ(27)在恒定限流電路的基礎上,引入包含輸出電壓反饋的回路,構成了折返式限流電路.當電路正常工作時,折返式限流電路不起作用,當芯片達到限流狀態時,VOUT減小到足夠小,可使M17的柵極電位被箝位在一個更高的電平上,輸出電流為IFB,輸出電壓為IFBRL,電路實現折返式限流的功能.在本設計中,M5,M6尺寸比為3∶1,折返式電流閾值約是最大限流值IMAX的1/3,使芯片在限流狀態下的系統損耗減少了2/3.3.3負載電流的自適應補償圖8是誤差放大器的實際電路圖,電路采用RC滯后補償,其中電阻由R1和MS1的導通電阻RDS_MS1組成,補償電容為C1,能產生一個與負載電流相關的動態零點,形成自適應補償.誤差放大器總的增益即為第一級OTA的增益,其跨導為:gm1=ΙD_Μ8nVΤ(28)對于功率管MP,其主要作用是輸入向負載輸出電流,其跨導大小與負載電流的大小密切相關,當負載電流較小時,MP工作在亞閾值區,Cox為柵氧化層電容,Cjs表示耗盡層電容,其跨導大小為:gmp=ΙD_ΜΡnVΤ=ΙD_ΜΡVΤ×CoxCjs+Cox(29)當負載電流較大時,MP工作在飽和區,其跨導為:gmp=√2μpCoxWLΙD_ΜΡ(30)誤差放大器輸出端利用采樣管MS1的導通電阻RDS_MS1、電阻R1、電容C1產生一個與負載電流相關的動態零點,形成自適應補償;為了在大負載條件下,防止極點fP3在單位增益帶寬附近對相位裕度的影響,利用采樣管MS2、電阻R3和輸出電容CL,產生一個與負載電流相關的零點fZ3,以補償fP3對其相位產生的偏移.在設計中單位增益帶寬頻率為fO,則環路增益和相位裕度為:AV=gm1gmp1(λΜ8+λΜ2)ΙD_Μ2(1λΜΡΙD_ΜΡ∥RL)(31)ΡΜ=180°-4∑iarctg(fΟfΡi)+3∑jarctg(fΟfΖj)(32)4模擬測試結果4.1環路穩定性仿真分析基于Hynix0.5μmCMOS模型,用Hspice仿真本電路,折疊式電流限制電路的波形如圖9所示,最大輸出電流IMAX=400mA,折返式電流限制閾值IFB=130mA,使系統在限流狀態下的功耗降低了約2/3.圖10是負載電流為1和300mA的系統環路穩定性的仿真曲線,從圖中可以看出其零極點分布特征與理論分析一致.表1是環路穩定性關鍵參數的理論計算值與仿真值的對照.4.2基于psrr的系統載荷測試上述采用雙重自適應補償低靜態電流的芯片已在Hynix0.5μmCMOS工藝線投片,對投片結果進行實測可知,輸出電容為1μF,VOUT=2.3V.圖11為輸入電源電壓瞬態響應,其中Ch1是輸入電源電壓VIN,VIN從3.3V變化到4.3V,Ch2是LDO輸出電壓VOUT,VOUT的過沖電壓在10mV以內.圖12為負載瞬態響應,其中Ch1是上升時間和下降時間為1μs、幅度為200mA的方波負載電流,滿足系統穩定性要求,并且沒有振鈴.圖13是靜態電流隨電源電壓的變化實測曲線,當電源電壓為2.5～5.5V時,靜態電流小于1μA,滿足系統的低功耗應用要求.圖14是芯片的PSRR隨頻率變化的實測曲線,滿足電源抑制要求.表2為采用雙重自適應補償的LDO與參考文獻中LDO的電特性對比.由表2可以看出本文中的LDO靜態電流很小,漏失電壓較小,輸出電壓范圍較寬,PSRR特性很好,滿足系統的低功耗應用要求.圖15為LDO芯片的版圖,其面積為910μm×880μm.5性能穩定補償在分析LDO穩定性的基礎上,設計了一種采用雙重自