電氣工程師-專業基礎（發輸變電）-數字電子技術-3.4集成組合邏輯電路[單選題]1.如圖3-4-1所示為雙4選1數據選擇器構成的組合邏輯電路，輸入變量為A、B、C，輸出F1（A、B、C）（江南博哥），F2（A、B、C）的邏輯函數分別為()。[2017年真題]圖3-4-1A.∑m（1，2，4，7），∑m（3，5，6，7）B.∑m（1，2，4，7），∑m（1，3，6，7）C.∑m（1，2，4，7），∑m（4，5，6，7）D.∑m（1，2，3，7），∑m（3，5，6，7）正確答案：A參考解析：雙4選1數據選擇器是指在一塊芯片上有兩個4選1數據選擇器，表列F1和F2的真值表如圖3-4-2所示：圖3-4-2[單選題]2.要獲得32k×8的RAM，需要4k×4的RAM的片數為()。[2011年真題]A.8個B.16個C.32個D.64個正確答案：B參考解析：32k×8的RAM表示8位的隨機讀寫存儲器，每片的可存儲的容量為32×1024×8B，4k×4的可存儲數據容量為4×1024×4B。因此擴展時保證數據存儲的總容量大小不變，求得需用4k×4的RAM的片數為：n＝32×1024×8/（4×1024×4）＝16（片）。[單選題]3.要用256×4的RAM擴展成4K×8RAM，需選用此種256×4RAM的片數為()。[2007年真題]A.8B.16C.32D.64正確答案：C參考解析：4K×8RAM表示8位的隨機讀寫存儲器，每片的可存儲的容量為4×1024×8B；選用的256×4的可存儲數據容量為1024B。擴展時保證數據存儲的總容量大小不變有：8×4096＝1024×n。解得：n＝32。[單選題]4.一個具有13位地址輸入和8位I/O端的存儲器，其存儲容量為下列何值？()[2005年真題]A.8k×8B.13×8kC.13k×8D.64000位正確答案：A參考解析：13位地址存儲器能夠存儲的地址總容量是213＝23×210＝8k，每個I/O端口采集的數據都是8位的，故總的數據存儲容量為8k×8。[單選題]5.圖3-4-3電路的邏輯功能為()。[2016年真題]圖3-4-3A.四位二進制加法器B.四位二進制減法器C.四位二進制加/減法器D.四位二進制比較器正確答案：B參考解析：根據二進制補碼的減法運算，X－Y可以通過加法操作來完成，也就是說，可以通過把Y的二進制補碼加到X上來完成。Y的二進制補碼等于Y′＋1，其中Y′等于Y的各個位取反。所以X－Y＝X＋（－Y）＝X＋（Y′＋1），減法器可以通過加法器來實現，題中邏輯關系即為加法器構造減法器。圖中由四個全加器串聯電路組合的四位二級制減法器電路，將C置1，相當于加數輸入端增加了一個非門。驗算如下，設A＝0101，B＝0001，按加法電路計算：0101（A）＋1110（）＋1（C）＝（1）0100，進位信號取非，結果為0100。校驗直接相減運算：0101（A）－0001（B）＝0100，結果相同。[單選題]6.如圖3-4-4所示，電路實現的邏輯功能是()。[2009年真題]圖3-4-4A.三變量異或B.三變量同或C.三變量與非D.三變量或非正確答案：A參考解析：根據與非門的邏輯關系式及狄·摩根定律，則：其中：，，，。真值表如表3-4-1：表3-4-1由真值表可見，當三變量A、B、C中“1”的個數為奇數時，輸出為真。因此為三變量異或關系。[單選題]7.如圖3-4-5所示的電路，其功能是()。[2008年真題]圖3-4-5A.減法器B.加法器C.比較器D.譯碼器正確答案：C參考解析：由圖可得Y1、Y2、Y3的邏輯函數表達式為：，，，列真值表如圖3-4-6所示：圖3-4-6當A＝B時，Y2輸出為1；當A＞B時，Y1輸出為1；當A＜B時，Y3輸出為1。因此，圖示電路是一個比較器。[單選題]8.邏輯電路如圖3-4-7所示，其邏輯功能的正確描述為下列哪項？()[2005年真題]圖3-4-7A.裁判功能，且A為主線B.三變量表決功能C.當A＝1時，B或C為1，輸出為1D.C為1時，A或B為1，輸出為1正確答案：B參考解析：由圖3-4-7中列出邏輯函數表達式為：表3-4-2真值表寫出邏輯函數對應的真值表，如表3-4-2所示，可以看出當三變量輸入A、B、C有2個及以上的變量為1時，輸出為1。因此電路實現的是三變量的多數表決器。[單選題]9.圖3-4-8電路中，當開關A、B、C均斷開時，電路的邏輯功能為()。[2014年真題]圖3-4-8A.8進制加法計數B.10進制加法計數C.16進制加法計數D.10進制減法計數正確答案：C參考解析：JK觸發器的功能表（部分）如表3-4-3，波形圖如圖3-4-9。由圖可見，CP每16個下降沿，對應Q3一個下降沿，因此為16進制加法計數器。表3-4-3圖3-4-9[單選題]10.圖3-4-10電路中，當開關A、B、C分別閉合時，電路實現的邏輯功能分別為()。[2014年真題]圖3-4-10A.16、8、4進制加法計數B.16、10、8進制加法計數C.10、8、4進制加法計數D.8、4、2進制加法計數正確答案：D參考解析：JK觸發器的功能表（部分）如表3-4-4，波形圖如圖3-4-11。表3-4-4當開關C閉合時，Q1反轉CK觸發器即清零，由波形圖可知，CP每2個下降沿，Q1翻轉1次，為2進制加法計數器；當開關B閉合時，Q2反轉CK觸發器即清零，由波形圖可知，CP每4個下降沿，Q2翻轉1次，為4進制加法計數器；當開關A閉合時，Q3反轉CK觸發器即清零，由波形圖可知，CP每8個下降沿，Q3翻轉1次，為8進制加法計數器。圖3-4-11[單選題]11.如圖3-4-12所示，優先權編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當GS為0時編碼器輸出有效，E1為0時允許模塊工作。請問當輸入線6為0，其余輸入線為1時，則輸出A2、A1、A0的狀態分別為()。圖3-4-12A.0、1、0B.0、0、1C.1、1、0D.1、0、1正確答案：B參考解析：題中輸入線6為0，即要求編碼的十進制數為6，它對應的二進制表達式為110。但74148輸出的是二進制反碼，即為001，因此A2、A1、A0的狀態為0、0、1。[單選題]12.顯示譯碼器7447驅動共陰極LED顯示器。當7447的輸入端D、C、B、A為0、0、0、1時，LED顯示器顯示的數字應為()。A.0B.1C.2D.3正確答案：B參考解析：譯碼器7447的真值表如下圖3-4-13所示：圖3-4-13從真值表可以看出，當DCBA＝0001時顯示數字1。[單選題]13.PLA編程后的陣列圖如圖3-4-14所示，該函數實現的邏輯功能為()。圖3-4-14A.多數表決器B.乘法器C.減法器D.加法器正確答案：D參考解析：PLA陣列圖中，有圓點表示連接，沒有圓點表示不連接，圖的左半部分為AND邏輯與陣列，右半部分為OR邏輯或陣列，由此可寫出陣列的邏輯表達式為：，真值表如圖3-4-15所示。圖3-4-15圖3-4-15中Y1為和位，Y2為進位。由圖可知當ABC為100、010、001、111時，Y1Y2輸出為01，當ABC為110、011、101時，Y1Y2輸出為10，根據輸入輸出關系，可得邏輯函數表達式為Y1Y2＝A＋B＋C，其實現的邏輯功能為全加器。[單選題]14.關于可編程邏輯陣列PLA，下列