基于多相濾波的數字接收機的FPGA實現_第1頁
基于多相濾波的數字接收機的FPGA實現_第2頁
基于多相濾波的數字接收機的FPGA實現_第3頁
基于多相濾波的數字接收機的FPGA實現_第4頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

基于多相濾波的數字接收機的FPGA實現0引言信道化接收機是在并行多通道接收機基礎上提出的全概率頻分信道化接收機，它克服了多部接收機并行工作、多通道下變頻等方案具有的設備復雜，各通道性能不一致和可靠性差的缺點。數字信道化接收機具備大的瞬時帶寬、較高的靈敏度、大的動態范圍，能夠檢測和處理同時到達的信號、準確的參數測量能力和一定的信號識別能力。直接信道化接收機的運算量大且輸出速率與采樣速率相同，實現困難，后續處理的壓力很大，高速ADO與慢速信號處理器（FPGA，DSP）是一個“瓶頸”；基于多相濾波的信道化接收機抽取在濾波之前，運算量小，且輸出速率低，便于FPGA實現，這使得在一片FPGA中實現數字信道化成為可能。本文利用信道頻率重疊的方法連續覆蓋整個瞬時帶寬，然后利用Rife算法測頻，根據信道重疊的特點，消除虛假信號。系統帶寬為875MHz（62.5～937.5MHz），可以處理兩個同時到達的信號，并實時給出PDW。1寬帶數字接收機的結構1．1數字信道化原理信道劃分的基本思想是把信號按頻率均勻地分成D個子頻段（即信道），每個信道的中心頻率為媽，然后分別移到零中頻，再通過低通濾波器濾出。由于子信道的帶寬遠小于系統瞬時帶寬，因此可以采用抽取的方法來降低信號的輸出速率，降低后續處理的壓力。圖1中，為低通濾波器；M↓表示對經過低通濾波器的信號M倍抽取。對于實信號而言，在偵察接收機中，各信道輸出經過M＝D倍抽取后，會產生頻譜混疊，如圖2所示。各個信道的中心頻率為，覆蓋整個頻域范圍。但是這種接收機存在信道的虛假輸出。由圖2中可以看出，當輸人信號位于某一信道時，靠近這一信道的相鄰信道會產生虛假輸出。圖2中實線表示實信道，虛線表示鏡像信道。在信道化接收機的輸出端接瞬時測頻模塊，可以消除虛假信號，同時還能提高頻率精度。推導計算出混疊部分頻率的點數，在固定的某一信道，將重疊部分的點只取一次，刪除多余的點數，即消除虛假信號，得到如圖3所示的等效濾波器組。圖1數字信道化原理框圖圖2覆蓋整個頻譜的信道分配圖圖3處理后的等效濾波器組1．2實信號無言區信道化接收機數學模型由圖1可得第乃路信號的輸出為：令j=iD+p代入上式，得：定義則有將式（1）代入式（4）得：式（5）中則式（5）為：

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論