and/orprotecthumanlife.Ifheyfail,itisreasonabletoassumethatthehealhoftheuserorotherpersonsmaybeendangered.DataDataSheetV1.02011-Microcontrollers32TC1782/TC1182 框 TC1782/TC1182引腳配 常規參 參數解 引出端驅動和類別總 絕對最大額定 工作條 直流參 輸入/輸出引 模數轉換器 快速模數轉換器 振蕩器引 溫度傳感 供電電 交流參 測試波 電源時 電源，引出端和復位時 鎖相環 ERAY鎖相環 JTAG接口時 DAP接口時 外設時 MicroLink接口(MLI)時 MicroSecondChannel(MSC)接口時 同步串行控制器（SSC）主機/從機模式時 ERAY接口時 封裝和可靠 封裝參 封裝 Flash存儲器參 質量聲 2.5MB帶糾錯碼（ECC）的片上程序128KB片上數據Flash(DFLASH)128KBRAM指令緩存16KB(ICACHE可配置40KB高速暫存數據緩存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond總線接口(MSC)存和網關數據傳送進行高效的數據傳送(其中一個CAN節點支持TTCAN功能)號濾波和定時功能，可實現自主、復雜的輸入/輸管理2個獨立的ADC(ADC010A/D通過對連續轉換的數字數據取平均值獲得更高的轉換精度86個數字通用I/O(GPIO4數字I/O3.3OCDS1CPUPCPDMA片上總線多核調試4/5JTAGIEEE1149.1or2DAP/2MB（ECC）128KB片上數據Flash(DFLASH)128KBRAM指令緩存16KB(ICACHE可配置40KB高速暫存數據緩存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond總線接口(MSC)存和網關數據傳送進行高效的數據傳送(其中一個CAN節點支持TTCAN功能)號濾波和定時功能，可實現自主、復雜的輸入/輸管理2個獨立的ADC(ADC010A/D通過對連續轉換的數字數據取平均值獲得更高的轉換精度86個數字通用I/O(GPIO4數字I/O3.3OCDS1CPUPCPDMA片上總線多核調試4/5JTAGIEEE1149.1or2DAPSAK-TC1782N-320F180HRSAK-TC1782N-320F180HLSAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL具有以下特性:2.5MB帶糾錯碼（ECC）的片上程序128KB片上數據Flash(DFLASH)128KBRAM指令緩存16KB(ICACHE可配置40KB高速暫存數據緩存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond總線接口(MSC)存和網關數據傳送進行高效的數據傳送(其中一個CAN節點支持TTCAN功能)號濾波和定時功能，可實現自主、復雜的輸入/輸管理2個獨立的ADC(ADC010A/D通過對連續轉換的數字數據取平均值獲得更高的轉換精度86個數字通用I/O(GPIO4數字I/O3.3OCDS1CPUPCPDMA片上總線多核調試4/5JTAGIEEE1149.1or2DAPSAK-TC1782N-256F133HRSAK-TC1782N-256F133HLSAK-TC1182N-256F133HR/SAK-TC1182N-256F133HL具有以下特性:2MB（ECC）128KB片上數據Flash(DFLASH)128KBRAM指令緩存16KB(ICACHE可配置40KB高速暫存數據緩存4KB(DCACHE可配置8KBRAM16KBBootROMMicroSecond總線接口(MSC)存和網關數據傳送進行高效的數據傳送(其中一個CAN節點支持TTCAN功能)號濾波和定時功能，可實現自主、復雜的輸入/輸管理2個獨立的ADC(ADC010A/D通過對連續轉換的數字數據取平均值獲得更高的轉換精度86個數字通用I/O(GPIO4數字I/O3.3OCDS1CPUPCPDMA片上總線多核調試4/5JTAGIEEE1149.1or2DAP–衍生產品，如.主要功能,Table TA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCtoTA=-40oCto

DSP操作和尋址模式提供了強大的計算能力，能有效分析真實世界中的各種復雜信號；RISC（load/store）架構以較低的系統成本實現了高計算帶寬；片上存儲器程序存儲器單元–TC1782TC1182TriCoreCPU、程序和數據存儲器、多種總線、總線仲裁、中斷控制器、外設控制處理器、DMA控制器和多種片上外設。TC1782/TC1182的設計專門用于滿足要求極其苛刻的嵌入式控制系統應用TC1782/TC1182片上集成多種通用外設單元，如串行控制器、定時器單元、模式轉換TC1782/TC1182,(FPI)總線和本地存儲器總線(LMB)TriCoreCPU系統相連.一些端口I/O用于這些外設單元和外部的通信。/24KB16KB(可配置124KB4KBFigure SAK-TC1782N-320F180HRSAK-TC1782N-320F180HLSAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL框圖如圖2（Figure2）.24KB16KB124KB4KBFigure2 SAK-TC1782F-256F133HR/SAK-TC1782F-256F133HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-24KB16KB(可配置124KB4KB(可配置Figure3SAK-TC1782F-256F133HR/SAK-TC1782F-256F133HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-TC1182N-256F133HLOCDSJTAGGPTA,SCU,GPTA,Figure FigureFigureSAK-TC1782N-320F180HR/SAK-TC1782N-320F180HL/SAK-TC1182N-320F180HR/SAK-TC1182N-320F180HL/SAK-TC1782N-256F133HR/SAK-TC1782N-256F133HL/SAK-TC1182N-256F133HR/SAK-TC1182N-256F133HL/Table P0IIIIIIIIIIIIITableTablePort0通用I/OIIIPort0通用I/OIIIPort0通用I/OIIIIPort0I/OIIIIPort0I/OIIIE-Ray通道A0Port0I/OIIIPort0I/OIPort0I/OIE-Ray通道BIIIIPort0I/OIIPortPort1I/OIIOPort1I/OIPort1I/OIIIPort1I/OIIIPort1I/OIIPort1I/OIIPort1I/OIIPort1I/OIIISSC1B從機模式SSC1B主機模式Port1I/OIIISSC1B主機模式SSC1B從機模式Port1I/OIIPort1I/OIIIPort1I/OIIPort1I/OIPort1I/OI---OOCDSPortPort2I/OIPort2I/OIIGPTA0OutputPort2I/OIPort2I/OIPort2I/OIIPort2I/OIPort2I/OIIPort2I/OII-Port2I/OPort2I/OPort2I/OIISSC1-Port2I/OIIPort2I/OIIPort2I/OIII--PortPort3I/OIASC0接收輸入A異步和同步模式ASC0輸出ASC0同步模式Port3I/OPort3I/OISSC0從機模式SSC0主機模式SSC0主機模式Port3I/OISSC0主機模式SSC0從機模式SSC0從機模式Port3I/OISSC0從機模式SSC0主機模式SSC0主機模式Port3I/OPort3I/OPort3I/OIPort3I/OPort3I/OIASC1A同步模式ASC1A同步模式Port3I/OI--Port3I/OI--Port3I/OIIASC0B同步模式ASC0B同步模式Port3I/OPort3I/OIIIASC1B同步模式ASC1B同步模式Port3I/OPortPort4I/OIII-Port4I/OIIPort4I/OIIPort4I/OIIPort1II2Port5I/OII3Port5I/OII4Port5I/OI5Port5通用I/OIII6Port5I/OIIISSC2主機模式SSC2從機模式7Port5I/OIIISSC2從機模式SSC2主機模式8Port5I/OIISSC2從機模式SSC2主機模式Port5I/OI-Port5I/OI-Port5I/OPort5I/OI-Port5I/OPort5I/O-Port5I/OII--9Port5通用I/OI-PortPort6I/OIPort6I/OIPort6I/OIPort6I/OIAnalogInputIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDIDID----------------------------------IOIIOIIOII/IIII/II/列“控制”:O=輸出O0輸出IOCRPCxO1輸出IOCRPCx1X01B(ALT1)O2輸出IOCRPCx=1X10B(ALT2)O3=輸出IOCR位域選擇PCx=1X11(ALT3)A1=引出端類別A1(LVTTL)A2=引出端類別A2(LVTTL)D=引出端類別D(ADC)IIPU=復位時連接上拉器件(PORST=0)PD=復位時連接下拉器件(PORST=0)TR=復位時三態(PORST=0)Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table 0000F0001018F0001400F000Table 0000F0000000F000Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table0000F0001018F0001400F0000000F0000000F000Table 0000F0001018F0008500F0000000F0000000F000Table 0000F0001018F0000500F0000000F0000000F000Table 0000F0001018F0009400F0000000F0000000F000Table0000F0001018F0001400F0000000F0000000F000TC1782TC1182所有的電氣參數時容易理解和評估這些參數，在“符號”欄中用兩個字母的縮寫標注:TC1782TC1182的獨有特性，在系統設計中必須注這些參數表明系統要求，必須由基于TC1782TC1182Table A3.36100500501503F3.3–––10010–650–––––I3.3)––––)Table ––1.3V ––V–––V–5VVDDM––V–入引腳對地VSS電壓 –ormax.VislowerVAGND0–V–D類共用模擬輸入引腳切換到這類引腳.–V–I–I–––1)Table為了確保TC1782/TC1182正?？煽抗ぷ鳎骷ぷ鲿r絕不能超過以下工作條件。TC1782TC11825%.Table IOV0IOV-1mA;擬引出端VIOV31IOV0mA引出端5.0TableTableCPU256F133HR/256F133HL/256F133HR/256F133HL/256F133HR/320F180HR/320F180HL/320F180HR/320F180HL/320F180HR/256F133HR/256F133HL/256F133HR/256F133HL/256F133HR/320F180HR/320F180HL/320F180HR/320F180HL/320F180HR/256F133HL/S256F133HL/S320F180HL/S320F180HL/S1數字輸出短路電流5TATJVVVVV3.47VVDDP電壓V0VVSSM0VVV0V1.3V5VDDVDDOSCVDDAF1.3V7.5過壓條件1.3V7.5VDDVDDOSCVDDAF1.3V10%VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V3.3V+5%<VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V(過壓條件3.3V-10%<VDDP/VDDOSC3/VDDFL3/VDDMF<3.3V(欠壓條件降低GPIOTable 組1P5.[7:2],2345P1.[14:12],6789P1.2,P1.3,P1.[1:0],P3.[8:5],P3.[1:0],P3.4,P3.[10:9],P0.[1:0],P0.[3:2],P0.[5:4],Table 數字輸入輸出)TA=25f=1Vi0.6xVDDPVi0.36VDDPVi0.6xVDDPVi0.36VDDPPORSTPORSTTable 0.1VVi0VHA1A1類引出端導通電阻弱TableTableA1類引出端導通電阻中CL150pF;CL150pF;CL=20000CL=20000CL150pF;CL150pF;CL=20000CL=20000V0.6V0.36VVIOH-1.4VIOH-2mA;輸VIOH-400VIOH-500VIOL2mA輸出VIOL500ATable +0.1VA1類引出端導通電阻弱A1類引出端導通電阻中A1類引出端導通電阻強TableTable+tFA1+邊沿;輸出引邊沿;輸出引CL150pF;CL150pF;CL=20000CL=20000+tRA1+邊沿;輸出引邊沿;輸出引CL150pF;CL150pF;CL=20000CL=20000+V0.6)V+V0.36VVHA1++VIOH-1.4VIOH-1.4VIOH-2mA;輸VVIOH-400VIOH-500+VIOL2mA輸出VVIOL500A1)實現滯后特性以避免由于內部地電壓波動而引起的亞穩態和切換。但是不能保證抑制外部系統噪聲引起的切Table 0.1VVi<VDDP/2+1V;Vi0Vi>VDDP/2+1VHA2A2類引出端導通電阻弱A2類引出端導通電阻中A2類引出端導通電阻強TableTable7邊沿;輸出引CL50pF弱漸輸出引邊沿;輸出引5CL50pF弱陡輸出引邊沿;輸出引CL100pF;CL150pF;CL150pF;CL=20000CL=20000邊沿;輸出引CL50pF弱漸輸出引邊沿;輸出引5CL50pF弱陡輸出引邊沿;輸出引CL100pF;CL150pF;CL150pF;CL=20000CL=20000TableTableV0.6V0.36VVIOH-1.4VIOH-1.4VIOH-2mA;輸VVIOH-400VIOH-500VIOL2mA輸出VVIOL500A1)實現滯后特性以避免由于內部地電壓波動而引起的亞穩態和切換。但是不能保證抑制外部系統噪聲引起的切Table F類引出端輸入滯后0.05VVi<VDDP/2+1V;Vi0Vi>VDDP/2+1VilVihFCMOS模式CL=50CMOS模式CL=50CMOS模式0.6VpadsCMOS0.36VTable padsCMOSVIOH-1.4VIOH-2padsCMOSVIOL21)實現滯后特性以避免由于內部地電壓波動而引起的亞穩態和切換。但是不能保證抑制外部系統噪聲引起的切Table I類引出端輸入滯后0.1VVLI/0.6V0.36V1)實現滯后特性以避免由于內部地電壓波動而引起的亞穩態和切換。但是不能保證抑制外部系統噪聲引起的切Table LVDS模式2100?±1%;2100?±1%;SCC100?±1100?±1LVDS模式100?±1LVDS模式100?±1100?±1VDDDDAF1.235V1.365V;VDDM4.75V5.25Table 模擬電壓輸入的開關電容9參考電壓輸入的總電容TCC差分非線性誤差3bit8)增益誤差bit8)積分非線性誤差3bit8)偏置誤差4bit8)4fADC=fADCI1VAREF0TableTableVi0.97Vi0.97ViVDDMV復Vi0.03Vi0VVi0.03Vi0VVDDMV;VDDMV;2VAREF0VDDM2VAGND0VDDMADC測試的導通電阻(AIN7拉低RAtS2總不可調整誤差12-bit模擬參考地-VV模擬參考電壓+V模擬參考電壓范圍VAREF0-V/(k<1)，TUE，DNL，INL，增益誤差，偏移誤差也相應增加因數1/k。VAREFVDDMVAREFVDDM0.05VtoVDDM+0.07V)ADCTableTable注 2TADC+(4+STC+n)n81012n為轉換位數TADC1/fFPITADCI1fADCI2TADC+(2+STC+n)Figure VV[VV[VFigure Table VFAREFV;VFAREF0115%增益5%增益6%增益6%增益INL44Table VIN為差分測量無偏移校VIN為單端測量無偏移校VIN為差分測量有偏移校2)3)VIN為單端測量有偏移校2)3)21fFADC=1(Rn,5VAV+VV==Figure Table VIN<VDDOSC348振蕩器穩定時間0.7C3+V0.3VTable 裸片溫度傳感器（DTS）6tTSSTTj=DTSSTATRESULT–2,配置),一般都低于下面兩個表中給出的值。fLMB=fPCP=fCPU=180/133fFPI=90/66.5VDD=VDDOSC=VDDAF=1.326VDDP=VDDOSC3=VDDFL3=VDDMF=3.366VDDM=5.1fLMB=fPCP=fCPU=180/133fFPI=90/66.5VDD=VDDOSC=VDDAF=1.365VDDP=VDDOSC3=VDDFL3=VDDMF=3.47VDDM=5.5Table 電流時的電流IDDTCC4TableTable時的電流IDDPSTCC驗證Flash時的Flash電流5)電流,3.3VIDDP2PD133HL;VDD=1.326VJJI0=2

C

e002696T

I0=10

C

e002203

都是VDD=1.326V時。

IDD=I0+

Figure 上升/ V/Figure Figure VV0ttPower-UpFigure 5V/3.3V/1.3V電源-上升Figure所有的I/O100電源電壓為0V)VDDFL3...)，它們在芯片內部是通過二極管連接的，這些引腳間的電壓差值必須小于(要注意保證所有的Flash擦寫操作完成。當電源掉電時，PORST信號最遲會在3.3V1.3V電源下降了正常電壓值的12時PORSTFlash寫操作，在這種情況的掉電行為，PORST信號應該盡量在電壓一超出正常工作范圍時就被激活。二極管給參考電容放電，放電電流必須小于5mA。Table 應用程序復位加載時間tB256F133HL電源上電復位加載時間從ESR0上升沿16從ESR0上升沿08/在PORST復位有效之 在PORST復位有效之 的端口無效時間在電源電壓穩定到工作 TESTMODETRST保持tPOH PORST上升時 TESTMODETRST建立tPOS0=Figure Table 鎖相環_78tLN>N≤對于采用等待狀態的總線周期，定時器操作，串行接口等，限制累積抖動都是尤其重要L產生的誤差是可以忽略不計的。]K2,LMBfLMB[MHz]fLMBm。 K2 mfLMBMHz K2 05fLMBMHz– +K2

頻率fLMB越低，最大累積抖動的絕對值會越大。300KHzVPP40mV以內。300KHzVPP40mV以內。通過將電源引腳盡可能靠近電源電壓以及使用PCBf

f OSCVAL+

:1.25MHz7.5MHz時，監控頻率過高。由此過低fOSC1.25MHz過高fOSC7.5MHzTable34PLL_ERAYERAYYCCtL300KHzVPP40mV以內。通過將電源引腳盡可能靠近電源電壓以及使用PCBTable t1–––t2–––t3–––t4––4–t5––4–t66–––t76–––TCK1)之后TDO的有效時間(傳輸延遲)t8––CL=50t83––CL=202––t9––CL=50TCK下降沿1)之后TDO從––CL=50ttt0.1Figure Figure Table DAP0時鐘周期4DAP0低電平時間4228CL=20f=80CL=50f=40Figure Figure 主機到器件的DAPFigure 器件到主機的DAPFigure Table 1/RCLK高電平時間0.5RCLK低電平時間0.5RCLK上升時間4RCLK下降時間4在RCLK下降沿之前在RCLK下降沿之后0鐘周期的RCLK上，用以減小電磁干擾。Table 2x10.450.50.55TCLK低電平時間0.450.50.550.3t0.3tTable ./Table MSC2TMS3)FCLP4)SOP4)/ENx50SDI8TMSC=TSYS=1/0.90.10.90.1Figure CL50pF典型值SSCTable SSCSCLK時鐘周期2x108