標清數字視頻幀同步的sdram設計

0衛星信號接收設備在視頻系統中，信號來自各種信號源，如電視轉播車、視頻錄制、攝像頭、同步衛星信號接收設備等。你的時間基準和分鐘設置不同。當兩條信號到達混合傳輸時，它們之間的秒誤差會導致顏色失真。微秒誤差降低了圖像的水平，而高修正率誤差降低了圖像的水平，從而導致圖像的振動和旋轉，這直接影響圖像的質量。1同速系統的設計1.1發送模塊電路設計帶幀同步的標清視頻編碼系統硬件電路主要由標清SDI接收模塊、幀同步模塊、標清視頻編碼模塊和電源模塊組成其中標清SDI接收模塊主要由用于電纜均衡的GS9074和用于時鐘恢復的CLC016組成;幀同步模塊主要由模擬同步提取SAA7111A、FPGA芯片EP3C25E144和SDRAM芯片HY57V281620組成;SDI發送模塊由電纜驅動器CLC001組成為了補償信號在同軸電纜中傳輸時造成的衰減和相移,SDI接收端需要一個自適應電纜長度的均衡電路.GS9074芯片可以對從0～350m傳輸距離進行自動調節均衡,降低衰減和相移對信號的影響,而且支持傳送速率在143Mb/s和360Mb/s之間的多個標準SDI流本地模擬視頻同步信號的時基信號用芯片SAA7111A分離出來,該芯片是PHILIPS公司的一種增強型視頻輸入處理器芯片,它集A/D與解碼功能于一身,片內還附有鎖相、自動鉗位、自動增益控制、時鐘產生、多制式解碼等電路,另外還可對亮度、對比度和飽和度進行控制.既支持PAL電視制式,又支持NTSC電視制式.SAA7111A內部含有ISMPTE259M標準規定了傳輸的SDI信號必須遵守的電氣規范,為了使經過前面兩個模塊處理后產生的NRZI擾碼比特流能夠達到這些電氣規范,一個簡單的辦法就是把這個比特流送到電纜驅動器中,經過電纜驅動器處理后輸出的SDI信號就完全滿足標準規定的電氣規范,可以在同軸電纜上傳輸了.電纜驅動器選用的是CLC001芯片.1.2并網存儲的sdram數據一幀按照系統功能可將軟件設計劃分為如下幾個部分,如圖2所示:(1)鎖相環模塊,為整個系統提供符合不同要求的時鐘.利用FPGA內部集成的鎖相環通過調用相應的宏功能塊來實現.(2)解串模塊,用于將數字視頻的串行SDI流轉換成并行數據,方便將數據并行存儲.(3)輸入同步控制模塊,提取數據流中的同步信號,生成標識信號控制一幀視頻數據(不含第6行)順序寫入SDRAM首地址開始的固定區域.(4)輸出同步控制模塊,根據外部電路提供的同步信號,生成標識信號控制一幀視頻數據(不含第6行)從SDRAM首地址開始的固定區域順序讀出.(5)SDRAM控制器模塊,用于控制對SDRAM的訪問,從而實現對數據流的讀寫.(6)視頻切換行的處理,主要用于合成視頻切換行(即第6行)的數據,并嵌入到缺少第6行數據的視頻流中,構成完整的一幀視頻數據.(7)串化模塊,用于將數字視頻的串行SDI流轉換成并行數據.2sdram的讀取SDRAM命令狀態機作為SDRAM控制器的主要部分,用有限狀態機來實現對系統的初始化、讀寫和刷新命令的產生.其狀態圖如圖3所示。系統通電后,開始初始化,生成SDRAM初始化的一系列順序操作命令,包括延時、預充電、刷新和模式寄存器的設置.初始化完成后,SDRAM進入空閑狀態,此時可以對它進行讀寫操作.SDRAM進入突發讀寫狀態的條件由FIFO系統中接收和發送緩沖器的空滿狀態來決定.當某一個接收緩沖器存滿數據時,就生成一個滿標志,用來驅動SDRAM狀態機進入突發讀狀態;當某一個發送緩沖器發送數據時,就生成一個空標志,用來驅動SDRAM進入突發寫狀態.為了設計方便,該系統使用帶預充的突發讀寫命令.讀狀態生成滿足SDRAM突發讀時序要求的行激活命令和帶自動預充的突發讀命令.寫狀態生成滿足SDRAM突發寫時序要求的行激活命令和帶自動預充的突發寫命令.讀狀態完成后,SDRAM進入空閑狀態.寫狀態完成后,SDRAM進入自動刷新狀態,生成自動刷新命令.一個刷新周期后,SDRAM進入空閑狀態.3數據處理與同步機根據系統的結構以及功能將測試平臺搭建為如圖4所示的系統.圖4(a)的平臺用于測試是否有音頻輔助數據丟失.在SDI流中的行輔助數據區嵌入數字音頻信號,再通過數字視頻幀同步將信號鎖定,然后將并行的數字視頻數據通過串轉并形成SDI流,再用電纜驅動進行信號加強后發送到數字音頻解嵌模塊,輸出的視頻信號經過視頻編碼器轉換為模擬視頻信號由電視機顯示,輸出的數字音頻信號通過音頻數模轉換由電視機播放.通過觀察視頻圖像的穩定性,和鑒定聲音的聽覺效果來判斷加嵌后的視頻流經過幀同步后是否能夠正確恢復,以及有沒有丟失音頻信號.圖4(b)的平臺用于測試幀同步之后的視頻數據進行同步視頻切換時是否會產生圖像抖動.用兩路被本地模擬同步信號鎖定的SDI流經過數字切換臺進行切換,然后通過視頻編碼器將數字信號轉換成模擬信號由電視機顯示.其中一路SDI用測試好的數字幀同步機進行鎖定,另一路由本設計的幀同步模塊外加并轉串和電纜驅動來生成.如果兩路切換時圖像沒有抖動,錯位以及亂點,則說明幀同步模塊的同步效果無誤.以上平臺中用到并轉串和串轉并模塊都是由FP-GA內部資源編程實現的,用到的電視機均為模擬電視機,接口為CVBS.測試結果顯示,在用FPGA和SDRAM進行幀緩存從而達到視頻同步的過程中,并沒有丟失任何音頻數據包,不管從示波器觀察,還是從電視機發出的聲音來判斷,都不會有失真.同時系統也可以與其它被本地模擬同步信號鎖定的視頻源進行切換,電視機顯示的圖像即不會抖動、失真或錯位,用示波器觀察兩路數字視頻轉換為的模擬視頻信號亦是同步的.如圖5所示,SDRAM控制模塊接收到輸入端幀起始標志new＿frame＿in信號的正脈沖后,清空寫地址寄存器,然后等待狀態機進入突發寫狀態,開始生成寫命令,即行有效信號ras＿n的負脈沖時刻同時發送行地址,CAS延時后列有效信號cas＿n和寫有效信號we＿n的負脈沖時刻同時發送列地址.此刻,數據線的第7行視頻數據將順序存入SDRAM.由前述章節可知,第7行數據的EAV中XYZ的值為2D8,與圖中數據相符.如圖6所示,SDRAM控制模塊接收到輸出端幀起始標志new＿frame＿out信號的正脈沖后,清空讀地址寄存器,然后等待狀態機進入突發讀狀態,開始生成讀命令,即行有效信號ras＿n的負脈沖時刻同時發送行地址,CAS延時后列有效信號cas＿n的負脈沖時刻同時發送列地址.