將模擬電壓成正比地轉換成數字量第一頁，共二十八頁，編輯于2023年，星期六①并聯比較型

特點:轉換速度快,轉換時間10ns~1s②逐次逼近型

特點:轉換速度中,轉換時間幾s~100s③雙積分型

特點:轉換速度慢,轉換時間幾百s~幾ms根據內部電路不同,分為以下三類:(2)A/D轉換器分類第二頁，共二十八頁，編輯于2023年，星期六10.2.1A/D轉換器的一般工作過程1、A/D轉換器的工作原理第三頁，共二十八頁，編輯于2023年，星期六模擬電子開關S在采樣脈沖CPS的控制下重復接通、斷開的過程。S接通時，ui(t)對C充電，為采樣過程；S斷開時，C上的電壓保持不變，為保持過程。在保持過程中，采樣的模擬電壓經數字化編碼電路轉換成一組n位的二進制數輸出。第四頁，共二十八頁，編輯于2023年，星期六t0時刻S閉合，CH被迅速充電，電路處于采樣階段。由于兩個放大器的增益都為1，因此這一階段uo跟隨ui變化，即uo＝ui。t1時刻采樣階段結束，S斷開，電路處于保持階段。若A2的輸入阻抗為無窮大，S為理想開關，則CH沒有放電回路，兩端保持充電時的最終電壓值不變，從而保證電路輸出端的電壓uo維持不變。2、采樣與保持第五頁，共二十八頁，編輯于2023年，星期六2、采樣與保持第六頁，共二十八頁，編輯于2023年，星期六3、量化與編碼將取樣－保持電路的輸出電壓，按某種近似方式歸化到與之相應的離散電平上，這一轉化過程稱為數值量化，簡稱量化。量化后的數值最后還須通過編碼過程用一個代碼表示出來，這一過程稱為編碼。第七頁，共二十八頁，編輯于2023年，星期六10.2.2并行比較型A/D轉換器第八頁，共二十八頁，編輯于2023年，星期六0≤ui＜VREF/15時，7個比較器輸出全為0，CP到來后，7個觸發器都置0。經編碼器編碼后輸出的二進制代碼為d2d1d0＝000。VREF/15≤ui＜3VREF/15時，7個比較器中只有C1輸出為1，CP到來后，只有觸發器FF1置1，其余觸發器仍為0。經編碼器編碼后輸出的二進制代碼為d2d1d0=001。第九頁，共二十八頁，編輯于2023年，星期六3VREF/15≤ui＜5VREF/15

時，比較器C1、C2輸出為1，CP到來后，觸發器FF1、FF2置1。經編碼器編碼后輸出的二進制代碼為d2d1d0＝010。5VREF/15≤ui＜7VREF/15時，比較器C1、C2、C3輸出為1，CP到來后，觸發器FF1、FF2、FF3置1。經編碼器編碼后輸出的二進制代碼為d2d1d0=011。依此類推，可以列出ui為不同等級時寄存器的狀態及相應的輸出二進制數。第十頁，共二十八頁，編輯于2023年，星期六第十一頁，共二十八頁，編輯于2023年，星期六其工作原理可用天平秤重作比喻。若有四個砝碼共重15克，每個重量分別為8、4、2、1克。設待秤重量Wx

=13克，可以用下表步驟來秤量：砝碼重第一次第二次第三次第四次加4克加2克加1克8克砝碼總重<待測重量Wx

，故保留砝碼總重仍<待測重量Wx

，故保留砝碼總重>待測重量Wx

，故撤除砝碼總重＝待測重量Wx

，故保留暫時結果8克12克12克13克

結論10.2.3逐次比較型A/D轉換器第十二頁，共二十八頁，編輯于2023年，星期六原理框圖10.2.3逐次比較型A/D轉換器第十三頁，共二十八頁，編輯于2023年，星期六－＋＋10001000D/Aux(待轉換的模擬電壓)uouc控制邏輯數碼寄存器移位寄存器時鐘清0、置數清0、置數CP、(移位命令)“1”狀態是否保留控制端原理框圖第十四頁，共二十八頁，編輯于2023年，星期六轉換開始前先將所有寄存器清零。開始轉換以后，時鐘脈沖首先將寄存器最高位置成1，使輸出數字為100…0。這個數碼被D/A轉換器轉換成相應的模擬電壓uo，送到比較器中與ui進行比較。若ui＜uo，說明數字過大了，故將最高位的1清除；若ui＞

uo，說明數字還不夠大，應將這一位保留。然后，再按同樣的方式將次高位置成1，并且經過比較以后確定這個1是否應該保留。這樣逐位比較下去，一直到最低位為止。比較完畢后，寄存器中的狀態就是所要求的數字量輸出。基本原理第十五頁，共二十八頁，編輯于2023年，星期六3位逐次逼近型A/D轉換器第十六頁，共二十八頁，編輯于2023年，星期六轉換開始前，先使Q1=Q2=Q3=Q4=0，Q5=1，第一個CP到來后，Q1=1，Q2=Q3=Q4=Q5=0，于是FFA被置1，FFB和FFC被置0。這時加到D/A轉換器輸入端的代碼為100，并在D/A轉換器的輸出端得到相應的模擬電壓輸出uo。uo和ui在比較器中比較，當若ui＞uo時，比較器輸出uc=1；當ui≤uo時，uc=0。第二個CP到來后，環形計數器右移一位，變成Q2=1，Q1=Q3=Q4=Q5=0，這時門G1打開，若原來uc=1，則FFA被置0，若原來uc=0，則FFA的1狀態保留。與此同時，Q2的高電平將FFB置1。第三個CP到來后，環形計數器又右移一位，一方面將FFC置1，同時將門G2打開，并根據比較器的輸出決定FFB的1狀態是否應該保留。第四個CP到來后，環形計數器Q4=1，Q1=Q2=Q3=Q5=0，門G3打開，根據比較器的輸出決定FFC的1狀態是否應該保留。第五個CP到來后，環形計數器Q5=1，Q1=Q2=Q3=Q4=0，FFA、FFB、FFC的狀態作為轉換結果，通過門G6、G7、G8送出。工作原理第十七頁，共二十八頁，編輯于2023年，星期六10.2.4雙積分型A/D轉換器第十八頁，共二十八頁，編輯于2023年，星期六基本原理對輸入模擬電壓和基準電壓進行兩次積分，先對輸入模擬電壓進行積分，將其變換成與輸入模擬電壓成正比的時間間隔T1，再利用計數器測出此時間間隔，則計數器所計的數字量就正比于輸入的模擬電壓；接著對基準電壓進行同樣的處理。第十九頁，共二十八頁，編輯于2023年，星期六第二十頁，共二十八頁，編輯于2023年，星期六第二十一頁，共二十八頁，編輯于2023年，星期六第二十二頁，共二十八頁，編輯于2023年，星期六（1）分辨率A/D轉換器的分辨率用輸出二進制數的位數表示，位數越多，誤差越小，轉換精度越高。例如，輸入模擬電壓的變化范圍為0～5V，輸出8位二進制數可以分辨的最小模擬電壓為5V×2－8＝20mV；而輸出12位二進制數可以分辨的最小模擬電壓為5V×2－12≈1.22mV。10.2.5A/D轉換器的主要技術指標第二十三頁，共二十八頁，編輯于2023年，星期六（2）相對精度在理想情況下，所有的轉換點應當在一條直線上。相對精度是指實際的各個轉換點偏離理想特性的誤差。（3）轉換速度轉換速度是指完成一次轉換所需的時間。轉換時間是指從接到轉換控制信號開始，到輸出端得到穩定的數字輸出信號所經過的這段時間。

10.2.5A/D轉換器的主要技術指標第二十四頁，共二十八頁，編輯于2023年，星期六（4）電源抑制

在輸入模擬電壓不變的前提下，當轉換電路的供電電源電壓發生變化時，對輸出也會產生影響。這種影響可用輸出數字量的絕對變化量來表示。

10.2.5A/D轉換器的主要技術指標第二十五頁，共二十八頁，編輯于2023年，星期六10.2.6集成A/D轉換器及其應用第二十六頁，共二十八頁，編輯于2023年，星期六第二十七頁，共二十八頁，編輯于2023年，星期六

A/D轉換器的功能是將輸入的模擬信號轉換成一組多位的二進制數字輸出。不同的A/D轉換方式具有各自的特點。并聯比較型A/D轉換器轉換速度快，主要缺點是要使用的比較器和觸發器很多，隨著分辨率的提高