第16講半導(dǎo)體存儲(chǔ)器和可編程邏輯器件第一頁(yè)，共98頁(yè)。16.1概述16.1.1集成電路分類包括門、觸發(fā)器、計(jì)數(shù)器、譯碼器、數(shù)據(jù)選擇器。（一）標(biāo)準(zhǔn)中小規(guī)模集成電路標(biāo)準(zhǔn)產(chǎn)品的特點(diǎn)是：批量大，成本低，價(jià)格便宜。是數(shù)字系統(tǒng)傳統(tǒng)設(shè)計(jì)中使用的主要邏輯器件。缺點(diǎn)是：器件密度低，所構(gòu)成的數(shù)字系統(tǒng)規(guī)模大，印刷線路板走線復(fù)雜，焊點(diǎn)多，使電路的可靠性差，功耗大。第二頁(yè)，共98頁(yè)。（二）微處理器缺點(diǎn)：工作速度不夠高，另外，這類芯片一般要用多片標(biāo)準(zhǔn)集成電路構(gòu)成外圍電路才能工作。這類電路的特點(diǎn)：器件密度高，邏輯功能可由軟件配置，用它所構(gòu)成的數(shù)字系統(tǒng)硬件規(guī)模小，系統(tǒng)靈活性高。第三頁(yè)，共98頁(yè)。半導(dǎo)體存儲(chǔ)器是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分之一。它用于存放二進(jìn)制信息，每一片存儲(chǔ)芯片包含大量的存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元由唯一的地址代碼加以區(qū)分。（三）半導(dǎo)體存儲(chǔ)器第四頁(yè)，共98頁(yè)。（四）專用集成電路（ASIC）（ApplicationSpecificIntegratedCircuit）ASIC是為滿足一種或幾種特定功能而設(shè)計(jì)制造的集成電路芯片，其密度高。ASIC芯片能取代由若干個(gè)中小規(guī)模電路組成的電路板，甚至一個(gè)完整的數(shù)字系統(tǒng)。ASIC分類全定制（FullcustomdesignIC):半導(dǎo)體生產(chǎn)廠家根據(jù)用戶的特定要求專門設(shè)計(jì)并制造。半定制（Semi-customdesignIC):半導(dǎo)體生產(chǎn)廠家設(shè)計(jì)并制造出的標(biāo)準(zhǔn)的半成品芯片，邏輯功能由用戶開發(fā)。半定制電路可分為：1、

門陣列（GateArray)2、可編程邏輯器件(PLD)第五頁(yè)，共98頁(yè)。16.2半導(dǎo)體存儲(chǔ)器16.2.1半導(dǎo)體存儲(chǔ)器概述半導(dǎo)體存儲(chǔ)器是用半導(dǎo)體器件來存儲(chǔ)二值信息的大規(guī)模集成電路。優(yōu)點(diǎn):集成度高、功耗小、可靠性高、價(jià)格低、體積小、外圍電路簡(jiǎn)單、便于自動(dòng)化批量生產(chǎn)等。第六頁(yè)，共98頁(yè)。（一）

半導(dǎo)體存儲(chǔ)器的分類（1）按存取方式分類只讀存儲(chǔ)器（ReadOnlyMemory，ROM）隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）ROM存放固定信息,只能讀出信息,不能寫入信息.當(dāng)電源切斷時(shí),信息依然保留.RAM可以隨時(shí)從任一指定地址讀出數(shù)據(jù),也可以隨時(shí)把數(shù)據(jù)寫入任何指定的存儲(chǔ)單元.第七頁(yè)，共98頁(yè)。（2）按制造工藝分類雙極型半導(dǎo)體存儲(chǔ)器MOS型半導(dǎo)體存儲(chǔ)器以雙極型觸發(fā)器為基本存儲(chǔ)單元，具有工作速度快、功耗大、價(jià)格較高的特點(diǎn)，主要用于對(duì)速度要求較高的場(chǎng)合，如在計(jì)算機(jī)中用作高速緩沖存儲(chǔ)器。以MOS觸發(fā)器或電荷存儲(chǔ)結(jié)構(gòu)為基本存儲(chǔ)單元，具有集成度高、功耗小、工藝簡(jiǎn)單、價(jià)格低的特點(diǎn)，主要用于大容量存儲(chǔ)系統(tǒng)中，如在計(jì)算機(jī)中用作主存儲(chǔ)器。第八頁(yè)，共98頁(yè)。（二）

半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)（1）存儲(chǔ)容量指存儲(chǔ)器所能存放的二進(jìn)制信息的總量（2）存取時(shí)間一般用讀（或?qū)懀┲芷趤砻枋?，連續(xù)兩次讀（或?qū)懀┎僮鞯淖疃虝r(shí)間間隔稱為讀（或?qū)懀┲芷?。第九?yè)，共98頁(yè)。ROM是存儲(chǔ)固定信息的存儲(chǔ)器。ROM中的信息是由專用裝置預(yù)先寫入的，在正常工作過程中只能讀出不能寫入。

特點(diǎn)：ROM屬于非易失性存儲(chǔ)器，即信息一經(jīng)寫入，即便掉電，寫入的信息也不會(huì)丟失。用途：用來存放不需要經(jīng)常修改的程序或數(shù)據(jù)，如計(jì)算機(jī)系統(tǒng)中的CMOS程序、系統(tǒng)監(jiān)控程序、顯示器字符發(fā)生器中的點(diǎn)陣代碼等。16.2.2只讀存儲(chǔ)器(ROM)第十頁(yè)，共98頁(yè)。（2）一次性可編程ROM（ProgrammableReadOnlyMemory即PROM）出廠時(shí)，存儲(chǔ)內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。

按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：（1）掩膜ROM。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程ROM（ErasableProgrammableReadOnlyMemory即EPROM）。采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。1.ROM的分類第十一頁(yè)，共98頁(yè)。（5）快閃存儲(chǔ)器（FlashMemory）。是新一代電信號(hào)擦除的可編程ROM。它既吸收了EPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn)，又保留了E2PROM用隧道效應(yīng)擦除快捷的特性，而且集成度可以做得很高。（4）電可擦除可編程ROM

（ElectricalErasableProgrammableReadOnlyMemory即E2PROM）

。也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲(chǔ)單元的是隧道MOS管，是用電擦除，并且擦除的速度要快的多（一般為毫秒數(shù)量級(jí)）。第十二頁(yè)，共98頁(yè)。

⑴

存儲(chǔ)矩陣是存放信息的主體，它由許多存儲(chǔ)單元排列組成。每個(gè)存儲(chǔ)單元存放一位二值代碼(0或1)，若干個(gè)存儲(chǔ)單元組成一個(gè)“字”(也稱一個(gè)信息單元)。2.ROM的結(jié)構(gòu)ROM的電路由地址譯碼器、存儲(chǔ)矩陣和輸出控制電路三部分組成。第十三頁(yè)，共98頁(yè)。字線⑵地址譯碼器有n條地址輸入線A0~An-1，2n條譯碼輸出線W0~W2n-1，每一條譯碼輸出線Wi稱為“字線”，它與存儲(chǔ)矩陣中的一個(gè)“字”相對(duì)應(yīng)。第十四頁(yè)，共98頁(yè)。

每當(dāng)給定一組輸入地址時(shí)，譯碼器只有一條輸出字線Wi被選中，該字線可以在存儲(chǔ)矩陣中找到一個(gè)相應(yīng)的“字”，并將字中的m位信息Dm-1~D0送至輸出緩沖器。讀出Dm-1~D0的每條數(shù)據(jù)輸出線Di也稱為“位線”，每個(gè)字中信息的位數(shù)稱為“字長(zhǎng)”。位線第十五頁(yè)，共98頁(yè)。⑶輸出緩沖器是ROM的數(shù)據(jù)讀出電路，通常用三態(tài)門構(gòu)成，它不僅可以實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的三態(tài)控制，以便與系統(tǒng)總線聯(lián)接，還可以提高存儲(chǔ)器的帶負(fù)載能力。第十六頁(yè)，共98頁(yè)。2.存儲(chǔ)容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220。3.存儲(chǔ)容量及其表示

指存儲(chǔ)器中基本存儲(chǔ)單元的數(shù)量例如，一個(gè)328的ROM，表示它有32個(gè)字，

字長(zhǎng)為8位，存儲(chǔ)容量是328=256。

對(duì)于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

；答：64K8，表示該ROM它有64K=216個(gè)字，字長(zhǎng)為8位。一般用“字?jǐn)?shù)字長(zhǎng)(即位數(shù))”表示地址線

數(shù)據(jù)線8條例：指出64K×8的ROM存儲(chǔ)容量為多少？至少需要幾根地址線和數(shù)據(jù)線。故存儲(chǔ)容量是：64K8=512K

地址線數(shù)n與字?jǐn)?shù)N的關(guān)系：數(shù)據(jù)線數(shù)=位數(shù)第十七頁(yè)，共98頁(yè)。3.存儲(chǔ)單元結(jié)構(gòu)4.存儲(chǔ)單元結(jié)構(gòu)

(1)

固定ROM的存儲(chǔ)單元結(jié)構(gòu)

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1接半導(dǎo)體管后成為儲(chǔ)1單元；若不接半導(dǎo)體管，則為儲(chǔ)0單元。第十八頁(yè)，共98頁(yè)。(2)PROM的存儲(chǔ)單元結(jié)構(gòu)

PROM出廠時(shí)，全部熔絲都連通，存儲(chǔ)單元的內(nèi)容為

全1(或全0)。用戶可借助編程工具將某些單元改寫為0

(或1)

，這只要將需儲(chǔ)0(或1)單元的熔絲燒斷即可。熔絲燒斷后不可恢復(fù)，因此PROM只能一次編程。

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔絲熔絲熔絲第十九頁(yè)，共98頁(yè)。(3)

可擦除PROM的存儲(chǔ)單元結(jié)構(gòu)

EPROM利用編程器寫入數(shù)據(jù)，用紫外線擦除數(shù)據(jù)。其集成芯片上有一個(gè)石英窗口供紫外線擦除之用。芯片寫入數(shù)據(jù)后，必須用不透光膠紙將石英窗口密封，以免破壞芯片內(nèi)信息。

E2PROM也是利用編程器寫入數(shù)據(jù)，但用電擦除數(shù)據(jù)，并且能擦除與寫入一次完成，性能更優(yōu)越。可重復(fù)擦寫1萬次以上。用一個(gè)特殊的浮柵MOS管替代熔絲?？扉W只讀存儲(chǔ)器是在吸收E2PROM擦寫方便和EPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的基礎(chǔ)上研制出來的一種新型器件。擦除次數(shù)：次保存時(shí)間：100年第二十頁(yè)，共98頁(yè)。(二)地址譯碼器5.地址譯碼器從ROM中讀出哪個(gè)字由地址碼決定。地址譯碼器的作用是：根據(jù)輸入地址碼選中相應(yīng)的字線，使該字內(nèi)容通過位線輸出。存儲(chǔ)矩陣中存儲(chǔ)單元的編址方式單譯碼編址方式雙譯碼編址方式適用于小容量存儲(chǔ)器。適用于大容量存儲(chǔ)器。第二十一頁(yè)，共98頁(yè)。一個(gè)n

位地址碼的ROM有2n

個(gè)字，對(duì)應(yīng)2n

根字線，選中字線Wi

就選中了該字的所有位。D1≈D7≈地址譯碼器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………單地址譯碼方式328存儲(chǔ)器的結(jié)構(gòu)圖⑴

單地址譯碼方式

328存儲(chǔ)矩陣排成32行8列，每一行對(duì)應(yīng)一個(gè)字，每一列對(duì)應(yīng)32個(gè)字的同一位。32個(gè)字需要5根地址輸入線。當(dāng)A4~A0

給出一個(gè)地址信號(hào)時(shí)，便可選中相應(yīng)字的所有存儲(chǔ)單元。例如，當(dāng)A4~A0=00000時(shí)，選中字線W0，可將(0，0)~(0，7)

這8個(gè)基本存儲(chǔ)單元的內(nèi)容同時(shí)讀出。第二十二頁(yè)，共98頁(yè)。地址碼分成行地址碼和列地址碼兩組A5≈A7≈行地址譯碼器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………雙地址譯碼方式256字存儲(chǔ)器的結(jié)構(gòu)圖A2列

地

址

譯

碼

器A6Y1Y15Y0⑵

雙地址譯碼方式例如當(dāng)

A7~A0=00001111時(shí)，X15

和Y0

地址線均

為高電平，字W15被選中，其存儲(chǔ)內(nèi)容被讀出。若采用單地址譯碼方式，則需256根內(nèi)部地址線。

256字存儲(chǔ)器需要8根地址線，分為A7~A4

和A3~A0兩組。A3~A0

送入行地址譯碼器，產(chǎn)生16根行地址線(Xi)；A7~A4送入列地址譯碼器，產(chǎn)生16根列地址線(Yi)。存儲(chǔ)矩陣中的某個(gè)字能否被選中，由行、列地址線共同決定。第二十三頁(yè)，共98頁(yè)。地址數(shù)據(jù)A1A0D3D2D1D00001101101011010011111106.二極管固定ROM舉例

后圖為存放表中數(shù)據(jù)的具有兩位地址輸入和四位數(shù)據(jù)輸出的ROM結(jié)構(gòu)圖，其存儲(chǔ)單元及地址譯碼器均用用二極管構(gòu)成。第二十四頁(yè)，共98頁(yè)。圖中，W0~W3四條字線分別選擇存儲(chǔ)矩陣中的四個(gè)字，每個(gè)字存放四位信息。制作芯片時(shí)，若在某個(gè)字中的某一位存入“1”，則在該字的字線Wi與位線Di之間接入二極管，反之，就不接二極管。A1011A11......................................ENDENENDDDEN.DDDD00112233輸出緩沖器位線WWWW0123字線...ENVCC...（地址譯碼器）（存儲(chǔ)矩陣）..讀出數(shù)據(jù)時(shí)，首先輸入地址碼，并對(duì)輸出緩沖器實(shí)現(xiàn)三態(tài)控制，則在數(shù)據(jù)輸出端D3~D0可以獲得該地址對(duì)應(yīng)字中所存儲(chǔ)的數(shù)據(jù)。第二十五頁(yè)，共98頁(yè)。地址數(shù)據(jù)A1A0D3D2D1D0000110110101101001111110根據(jù)ROM全部地址內(nèi)所存儲(chǔ)的數(shù)據(jù)表，可寫出數(shù)據(jù)輸出端D3~D0對(duì)應(yīng)的表達(dá)式如下：可見：ROM實(shí)際是一種組合電路結(jié)構(gòu)。第二十六頁(yè)，共98頁(yè)。7.ROM應(yīng)用舉例ROM可以實(shí)現(xiàn)任意組合邏輯函數(shù)，特別是多輸入多輸出的邏輯函數(shù)。設(shè)計(jì)實(shí)現(xiàn)時(shí)，只需要列出真值表，輸入看作地址，輸出作為存儲(chǔ)內(nèi)容，將內(nèi)容按地址寫入ROM即可。第二十七頁(yè)，共98頁(yè)。例1：函數(shù)運(yùn)算表電路。試用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)y=x2的運(yùn)算表電路，x的取值范圍為0～15的正整數(shù)?！窘狻浚?）分析要求、設(shè)定變量自變量x的取值范圍為0～15的正整數(shù)，對(duì)應(yīng)的4位二進(jìn)制正整數(shù)，用B=B3B2B1B0表示。根據(jù)y=x2的運(yùn)算關(guān)系，可求出y的最大值是152＝225，可以用8位二進(jìn)制數(shù)

Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。（2）列真值表—函數(shù)運(yùn)算表（ROM的內(nèi)容）第二十八頁(yè)，共98頁(yè)。第二十九頁(yè)，共98頁(yè)。（3）分析可知，電路可用如圖所示的ROM來實(shí)現(xiàn)，該ROM需用4根地址線，8根數(shù)據(jù)線，容量至少為位?！瑽3B2B1B0Y7Y0第三十頁(yè)，共98頁(yè)。例2.ROM在波形發(fā)生器中的應(yīng)用ROMD/A計(jì)數(shù)器CP計(jì)數(shù)脈沖送示波器3位4位A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo0第三十一頁(yè)，共98頁(yè)。8.集成

EPROM簡(jiǎn)介

27系列EPROM是最常用的EPROM，型號(hào)從2716、2732、2764一直到27C040。存儲(chǔ)容量分別為2K8、4K8一直到512K8。下面以Intel2716為例，介紹其功能及使用方法。第三十二頁(yè)，共98頁(yè)。VCCIntel2716A8A9VPPOEA10CED7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413

A10~A0

為地址碼輸入端。

D7~D0

為數(shù)據(jù)線，工作時(shí)為數(shù)據(jù)輸出端，編程時(shí)為寫入數(shù)據(jù)輸入端。

VCC

和GND：+5V工作電源和地。

VPP

為編程高電平輸入端。編程時(shí)加+25V

電壓，工作時(shí)加+5V

電壓。

(1)Intel2716引腳圖及其功能

CE

有兩種功能：

(1)工作時(shí)為片選使能端，低電

平有效。CE=0時(shí)，芯片被

選中，處于工作狀態(tài)。

(2)編程時(shí)為編程脈沖輸入端。存儲(chǔ)容量為2K8

受光窗口第三十三頁(yè)，共98頁(yè)。工作方式讀出未選中待機(jī)編程禁止編程校驗(yàn)讀出CEOEVPP數(shù)據(jù)線D7~D0的狀態(tài)00+5V讀出的數(shù)據(jù)×1+5V高阻1×+5V高阻1+25V寫入的數(shù)據(jù)01+25V高阻00+25V讀出校驗(yàn)數(shù)據(jù)即2716工作方式

(2)由CE、OE

和VPP

的不同狀態(tài)，確定

2716的下列5種工作方式第三十四頁(yè)，共98頁(yè)。9.電可擦除的可編程E2PROM

1．芯片特性1 282273264255Intel2462864A2372282192010191118121713161415A0A6A7A122A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7CSA10OEA11A9A8VSSWEVccE2PROM2864A的引腳第三十五頁(yè)，共98頁(yè)。R/符號(hào)名稱功能說明A12～A0地址線輸入I/O7~I/O0數(shù)據(jù)輸入/輸出線雙向，讀出時(shí)為輸出，寫入/擦除時(shí)為輸入片選和電源控制線輸入，控制數(shù)據(jù)輸入輸出寫入允許控制線線的電平狀態(tài)和時(shí)序狀態(tài)控制2864A的操作數(shù)據(jù)輸出允許線控制數(shù)據(jù)讀出＋5V電源準(zhǔn)備就緒/忙狀態(tài)線用來向CPU提供狀態(tài)信號(hào)輸入，進(jìn)行擦/寫，功率下降操作時(shí)，根據(jù)和E2PROM2846A芯片引腳功能說明第三十六頁(yè)，共98頁(yè)。2．工作方式引腳信號(hào)工作方式讀出001高阻輸出維持1××高阻高阻寫入010低輸入字節(jié)擦除字節(jié)寫入前自動(dòng)擦除R/數(shù)據(jù)線功能第三十七頁(yè)，共98頁(yè)。16.2.3隨機(jī)存取存儲(chǔ)器(RAM)RAM可以隨時(shí)從任一指定地址讀出數(shù)據(jù),也可以隨時(shí)把數(shù)據(jù)寫入任何指定的存儲(chǔ)單元.RAM在計(jì)算機(jī)中主要用來存放程序及程序執(zhí)行過程中產(chǎn)生的中間數(shù)據(jù)、運(yùn)算結(jié)果等.優(yōu)點(diǎn)：讀、寫方便,使用靈活。缺點(diǎn)：一旦停電所存儲(chǔ)的數(shù)據(jù)將隨之丟失（易失性）。RandomAccessMemory第三十八頁(yè)，共98頁(yè)。SRAM：不斷電情況下，數(shù)據(jù)一經(jīng)寫入，可長(zhǎng)期保存，觸發(fā)器結(jié)構(gòu)。DRAM：不斷電情況下，數(shù)據(jù)寫入要定時(shí)刷新，否則數(shù)據(jù)可能丟失。（場(chǎng)效應(yīng)管加電容）1、

隨機(jī)存取存儲(chǔ)器（RAM）分類RAM按工藝分類：1）雙極型；2）場(chǎng)效應(yīng)管型。場(chǎng)效應(yīng)管型分為：1）靜態(tài)RAM；2）動(dòng)態(tài)RAM。第三十九頁(yè)，共98頁(yè)。2.RAM的結(jié)構(gòu)......A0A1An-1地址譯碼器存儲(chǔ)矩陣

W0W1W2n-1字線地址線讀寫/控制電路讀寫/控制(R/W)片選(CS)數(shù)據(jù)輸入/輸出

(I/O)第四十頁(yè)，共98頁(yè)。ENEN11I/ODR/W當(dāng)片選信號(hào)CS無效時(shí)，I/O對(duì)外呈高阻;當(dāng)片選信號(hào)CS有效時(shí)，由R/W信號(hào)決定讀或?qū)?根據(jù)地址信號(hào),通過I/O輸出或輸入。(I/O為雙向三態(tài)結(jié)構(gòu))第四十一頁(yè)，共98頁(yè)。XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位線Bj位線Bj存儲(chǔ)單元11I/OI/OQQ3.RAM的存儲(chǔ)單元（1）SRAM基本存儲(chǔ)單元

(以六管NMOS靜態(tài)存儲(chǔ)單元為例)第四十二頁(yè)，共98頁(yè)。

圖中是六管CMOS靜態(tài)存儲(chǔ)單元。CMOS反相器T1，T2，T3，T4交叉反饋構(gòu)成基本RS鎖存器，用于存儲(chǔ)一位二進(jìn)制信息。T5，T6管是由行線Xi控制的門控管，控制鎖存器與位線的接通與斷開。6只MOS管構(gòu)成了一個(gè)靜態(tài)存儲(chǔ)單元，稱為六管靜態(tài)存儲(chǔ)單元。該單元所在列線Yj的列控制門T7,T8控制該列線與數(shù)據(jù)線的通斷。當(dāng)選擇線Xi，Yj均為高電平時(shí)，存儲(chǔ)單元被選中，從而進(jìn)行讀寫操作。第四十三頁(yè)，共98頁(yè)。（2）DRAM基本存儲(chǔ)單元DRAM的基本存儲(chǔ)電路由動(dòng)態(tài)MOS基本存儲(chǔ)單元組成。DMOS基本存儲(chǔ)單元通常利用MOS管柵極電容或其它寄生電容的電荷存儲(chǔ)效應(yīng)來存儲(chǔ)信息。第四十四頁(yè)，共98頁(yè)。電路結(jié)構(gòu)（以單管動(dòng)態(tài)存儲(chǔ)單元為例）位線數(shù)據(jù)線

(D)字選線TCSCD輸出電容寫信息：字選線為1，T導(dǎo)通，數(shù)據(jù)D經(jīng)T送入CS

.讀信息：字選線為1，T導(dǎo)通，CS上的數(shù)據(jù)經(jīng)T送入位線的等效電容CD.第四十五頁(yè)，共98頁(yè)。特點(diǎn)：1）當(dāng)不讀信息時(shí)，電荷在電容CS上的保存時(shí)間約為數(shù)毫秒到數(shù)百毫秒；

2）當(dāng)讀出信息時(shí)，由于要對(duì)CD充電，使

CS上的電荷減少。為破壞性讀出。

3）通常在CS上呈現(xiàn)的代表1和0信號(hào)的電平值相差不大，故信號(hào)較弱。第四十六頁(yè)，共98頁(yè)。結(jié)論：1）需加刷新電路；2）輸出端需加高鑒別能力的輸出放大器。3）容量較大的RAM集成電路一般采用單管電路。4）容量較小的RAM集成電路一般采用三管或四管電路。多管電路結(jié)構(gòu)復(fù)雜，但外圍電路簡(jiǎn)單。第四十七頁(yè)，共98頁(yè)。4.

RAM的芯片簡(jiǎn)介6116為2K×8位靜態(tài)CMOSRAM芯片引腳排列圖：A0～A10是地址碼輸入端，D0～D7是數(shù)據(jù)輸出端，是選片端，是輸出使能端，是寫入控制端。1234567891011121314151617181920212223246116765432112AAAAAAADD00ADVAAWEOECSDDDDDADD891076543GND第四十八頁(yè)，共98頁(yè)。D7A9A0R/WCSD1D3D2D0A9A0R/WCSD1D3D2D0......D6D5D4D1D3D2D0...CSR/WA0A92114(1)2114(2)例用兩片2114（存儲(chǔ)容量為1K×4位）實(shí)現(xiàn)存儲(chǔ)容量為1K×8位1、位數(shù)的擴(kuò)展：16.2.4存儲(chǔ)器容量的擴(kuò)展方法：把各片對(duì)應(yīng)的地址線連接在一起，數(shù)據(jù)線并列使用即可。第四十九頁(yè)，共98頁(yè)。2、字?jǐn)?shù)的擴(kuò)展：

方法：

各片RAM對(duì)應(yīng)的數(shù)據(jù)線聯(lián)接在一起，地址線也并聯(lián)接起來構(gòu)成低位地址。而余出的高位的地址線，首先通過譯碼器譯碼，然后將其輸出按高低位接至各片的選片控制端。

例如用2114接成4096字×4位的存儲(chǔ)器時(shí)，需要4個(gè)2114組件，共12根地址線。連接時(shí)，將各片中的地址A0---A9對(duì)應(yīng)相連；而高位地址A10、A11經(jīng)2-4譯碼，按高低位控制4片2114的CS端。見下圖：第五十頁(yè)，共98頁(yè)。CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D324譯碼器A11A10A0A9D3D2D1D02114(1)2114(2)2114(3)2114(4)R/WY0Y3第五十一頁(yè)，共98頁(yè)。A11A10選中片序號(hào)對(duì)應(yīng)的存儲(chǔ)單元001110012114(1)2114(2)2114(3)2114(4)0000~10231024~20472048~30713072~4095

用2114接成4096字×4位型存儲(chǔ)器時(shí)，高位地址和存儲(chǔ)單元的關(guān)系如下表：第五十二頁(yè)，共98頁(yè)。16.3可編程邏輯器件可編程邏輯器件（簡(jiǎn)稱PLD）是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型器件，它為多輸入多輸出的組合邏輯或時(shí)序邏輯電路提供了一體化的解決方案。在實(shí)際電路設(shè)計(jì)中，PLD可代替各種小規(guī)模和中規(guī)模集成電路，從而節(jié)省電路板空間、減少集成電路數(shù)目和降低成本。因此在數(shù)字電路及數(shù)字系統(tǒng)設(shè)計(jì)中得到了廣泛應(yīng)用。第五十三頁(yè)，共98頁(yè)。（1）低密度PLD（SPLD）每個(gè)芯片集成的邏輯門數(shù)大約在1000門以下可編程只讀存儲(chǔ)器（PROM）可編程邏輯陣列（ProgrammableLogicArray，簡(jiǎn)稱PLA）可編程陣列邏輯（ProgrammableArrayLogic，簡(jiǎn)稱PAL）通用陣列邏輯（GenericArrayLogic，簡(jiǎn)稱GAL)一、可編程邏輯器件的分類16.3.1PLD概述第五十四頁(yè)，共98頁(yè)?？刹脸目删幊踢壿嬈骷‥rasableProgrammableLogicArray，簡(jiǎn)稱EPLD）復(fù)雜的可編程邏輯器件（ComplexProgrammableLogicArray，簡(jiǎn)稱CPLD）現(xiàn)場(chǎng)可編程門陣列（FieldProgrammableGateArray，簡(jiǎn)稱FPGA）（2）高密度PLD每個(gè)芯片集成的邏輯門數(shù)達(dá)數(shù)千門，甚至上萬門，具有在系統(tǒng)可編程或現(xiàn)場(chǎng)可編程特性，可用于實(shí)現(xiàn)較大規(guī)模的邏輯電路第五十五頁(yè)，共98頁(yè)。

根據(jù)與、或陣列的可編程性，PLD分為三種基本結(jié)構(gòu)。1）與陣列固定，或陣列可編程型結(jié)構(gòu)PROM屬于這種結(jié)構(gòu)。2）與、或陣列均可編程型結(jié)構(gòu)PLA(ProgrammableLogicArray)屬于這種結(jié)構(gòu)。特點(diǎn)：與陣列規(guī)模大，速度較低。特點(diǎn)：速度快，設(shè)計(jì)邏輯函數(shù)可采用最簡(jiǎn)結(jié)構(gòu)，芯片內(nèi)部資源利用率高。但編程難度大，缺乏質(zhì)高價(jià)廉的開發(fā)工具。二、PLD的基本結(jié)構(gòu)第五十六頁(yè)，共98頁(yè)。3）或陣列固定，與陣列可編程型結(jié)構(gòu)PAL(ProgrammableArrayLogic)屬于這種結(jié)構(gòu)。特點(diǎn)：速度快，費(fèi)用低，易于編程。當(dāng)前許多PLD器件都采用這種結(jié)構(gòu)。第五十七頁(yè)，共98頁(yè)。三、PLD器件的連接表示方法固定連接可編程連接不連接（1）PLD器件的連接表示法第五十八頁(yè)，共98頁(yè)。（2）門電路表示法ABC&FABC&F與門1AA1AAAA反向緩沖器PLD表示法傳統(tǒng)表示法或第五十九頁(yè)，共98頁(yè)。ABC≥1FABC≥1F或門緩沖器或第六十頁(yè)，共98頁(yè)。（3）陣列圖D=BC1A1B1C&&&&E=AABBCC=0F=AABBCC=0G=1第六十一頁(yè)，共98頁(yè)。四、PLD的發(fā)展趨勢(shì)向高集成度、高速度方向進(jìn)一步發(fā)展最高集成度已達(dá)到400萬門向低電壓和低功耗方向發(fā)展，5V3.3V2.5V1.8V更低內(nèi)嵌多種功能模塊RAM，ROM，F(xiàn)IFO，DSP，CPU向數(shù)、?；旌峡删幊谭较虬l(fā)展第六十二頁(yè)，共98頁(yè)。比較：可編程只讀存儲(chǔ)器PROM1&≥1Y0Y1Y2ABC11&&&&&&&≥1≥1與陣列固定或陣列可編與陣列最小項(xiàng)或陣列最小項(xiàng)的和項(xiàng)16.3.2PLA（ProgrammableLogicArray）PLA結(jié)構(gòu)與ROM類似，但它的與陣列是可編程、或陣列也是可編程。在PLA的輸出端產(chǎn)生的邏輯函數(shù)是簡(jiǎn)化的與或表達(dá)式。第六十三頁(yè)，共98頁(yè)?？删幊踢壿嬯嚵蠵LA1&≥1Y0Y1Y2ABC11&&&&≥1≥1特點(diǎn)：與陣列、或陣列均可編程第六十四頁(yè)，共98頁(yè)。PLA應(yīng)用首先根據(jù)邏輯要求列出真值表，得出最簡(jiǎn)表達(dá)式；然后把真值表的輸入作為PLA的輸入，畫出相應(yīng)的陣列圖。例1：用PLA設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將一位十進(jìn)制數(shù)的8421碼轉(zhuǎn)換成余三碼。

第六十五頁(yè)，共98頁(yè)。WXYZ與陣列或陣列第六十六頁(yè)，共98頁(yè)。16.3.3PAL(ProgrammableArrayLogic)

PAL是在ROM和PLA基礎(chǔ)上發(fā)展起來的，它采用可編程的與陣列和固定的或陣列組成。第六十七頁(yè)，共98頁(yè)。每個(gè)交叉點(diǎn)都可編程。L1L1為兩個(gè)乘積項(xiàng)之和。與陣列可編程，或陣列不可編程。第六十八頁(yè)，共98頁(yè)。常見的PAL器件中，輸入變量最多的可達(dá)20個(gè)，與陣列中與項(xiàng)的個(gè)數(shù)最多有80個(gè)，或陣列輸出端最多的有10個(gè)，每個(gè)或門輸入端最多的達(dá)16個(gè)。為了擴(kuò)展電路的功能并增加使用的靈活性，PAL在與或陣列的基礎(chǔ)上，增加了多種輸出及反饋電路，構(gòu)成了各種型號(hào)的PAL器件。根據(jù)PAL器件的輸出結(jié)構(gòu)和反饋電路的不同，可將它們大致分成專用輸出結(jié)構(gòu)、可編程輸入/輸出結(jié)構(gòu)、寄存器輸出結(jié)構(gòu)、異或輸出結(jié)構(gòu)等幾種類型。第六十九頁(yè)，共98頁(yè)。PAL的專用輸出結(jié)構(gòu)或門高電平有效PAL器件（H型）或非門低電平有效PAL器件（L型）互補(bǔ)器件互補(bǔ)輸出PAL器件（C型）第七十頁(yè)，共98頁(yè)。PAL的可編程輸入/輸出結(jié)構(gòu)輸出端為一個(gè)可編程控制的三態(tài)緩沖器

當(dāng)EN為0時(shí)，三態(tài)緩沖器輸出為高阻態(tài)，對(duì)應(yīng)的I／O引腳作為輸入使用；

當(dāng)EN為1時(shí)，三態(tài)緩沖器處于工作狀態(tài)，對(duì)應(yīng)的I／O引腳作為輸出使用。輸出端經(jīng)過一個(gè)互補(bǔ)輸出的緩沖器反饋到與邏輯陣列上。第七十一頁(yè)，共98頁(yè)。PAL的寄存器輸出結(jié)構(gòu)適合于實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器等時(shí)序邏輯電路第七十二頁(yè)，共98頁(yè)。PAL的異或輸出結(jié)構(gòu)第七十三頁(yè)，共98頁(yè)。例：用PAL實(shí)現(xiàn)組合邏輯函數(shù)。第七十四頁(yè)，共98頁(yè)。第七十五頁(yè)，共98頁(yè)。GAL結(jié)構(gòu)與PAL相同，由可編程的與陣列來驅(qū)動(dòng)一個(gè)固定的或陣列，其差別在于輸出結(jié)構(gòu)不同。寄存器型PAL的輸出是一個(gè)有記憶功能的D觸發(fā)器，而GAL器件的每一個(gè)輸出端都有一個(gè)可組態(tài)的輸出邏輯宏單元OLMC(OutputLogicMacroCells)。

GAL采用高速的電可擦除的E2CMOS工藝，具有速度快、功耗低、其集成度在1000門以下，屬于簡(jiǎn)單、低密度型時(shí)序可編程邏輯器件。16.3.3通用陣列邏輯GAL（GeneralArrayLogic）第七十六頁(yè)，共98頁(yè)。GAL16V8的陣列結(jié)構(gòu)與引腳圖1.GAL的結(jié)構(gòu)第七十七頁(yè)，共98頁(yè)。OLMC結(jié)構(gòu)10S≥1=1PTMUX&≥13210S1S1XOR(n)AC0AC1(n)3210S1S0VccTSMUXFMUX10SOMUX1ENAC0AC1(n)C11D來自與門陣列來自鄰級(jí)輸出

(m)QCKOECKOE1反饋I/O(n)乘積項(xiàng)數(shù)據(jù)選擇器三態(tài)數(shù)據(jù)選擇器輸出數(shù)據(jù)選擇器反饋數(shù)據(jù)選擇器第七十八頁(yè)，共98頁(yè)。第七十九頁(yè)，共98頁(yè)。AC0、AC1(n)及XOR(n)均為GAL器件片內(nèi)控制字中的結(jié)構(gòu)控制位。結(jié)構(gòu)控制字共有82位，不同的控制內(nèi)容，可使OLMC被配置成不同的功能組態(tài)?？刂谱值膬?nèi)容是在編程時(shí)由編程器根據(jù)用戶定義的管腳及實(shí)現(xiàn)的函數(shù)自動(dòng)寫入的。2.GAL的主要特點(diǎn)⑴通用性強(qiáng)⑵100%可編程⑶速度高，功率低⑷100%可測(cè)試第八十頁(yè)，共98頁(yè)。3.GAL器件的編程與開發(fā)應(yīng)用GAL可以設(shè)計(jì)組合邏輯電路或時(shí)序邏輯電路。進(jìn)行電路設(shè)計(jì)時(shí)，必須使用相應(yīng)的軟件、硬件開發(fā)工具才能完成。隨著EDA技術(shù)和可編程邏輯器件的發(fā)展，GAL器件的應(yīng)用設(shè)計(jì)、調(diào)試工作可以在計(jì)算機(jī)上用軟件來完成，并且對(duì)器件實(shí)現(xiàn)的功能可以像軟件一樣實(shí)時(shí)地加以編程和修改，從而使硬件系統(tǒng)具有軟件一樣的靈活性，為系統(tǒng)開發(fā)節(jié)約了成本，縮短了開發(fā)周期。第八十一頁(yè)，共98頁(yè)。GAL器件編程與開發(fā)流程

軟件工具硬件工具第八十二頁(yè)，共98頁(yè)。GAL器件仍然存在著以下問題：時(shí)鐘必須共用；或的乘積項(xiàng)最多只有8個(gè)；GAL器件的規(guī)模小，達(dá)不到在單片內(nèi)集成一個(gè)數(shù)字系統(tǒng)的要求；

盡管GAL器件有加密的功能，但隨著解密技術(shù)的發(fā)展，對(duì)于這種陣列規(guī)模小的可編程邏輯器件解密已不是難題。

以上三種PLA、PAL、GAL屬于早期的小規(guī)模的PLD器件，內(nèi)部結(jié)構(gòu)簡(jiǎn)單，工作速度快，適于完成較簡(jiǎn)單的邏輯功能。第八十三頁(yè)，共98頁(yè)。CPLD和FPGA是繼PAL和GAL后規(guī)模更大、密度更高的可編程邏輯器件。而在系統(tǒng)編程（In-SystemProgrammable，簡(jiǎn)稱ISP）技術(shù)是20世紀(jì)90年代發(fā)展起來一種PLD新技術(shù)，ISP器件被譽(yù)為第四代可編程邏輯器件。16.4CPLD、FPGA和在系統(tǒng)編程技術(shù)簡(jiǎn)介第八十四頁(yè)，共98頁(yè)。

16.4.1CPLD簡(jiǎn)介CPLD（CompliexProgrammableLogicDevice復(fù)雜可編程邏輯器件）內(nèi)部集成了多個(gè)邏輯陣列塊（LBA），每個(gè)邏輯陣列塊相當(dāng)于一個(gè)GAL。CPLD還具有復(fù)雜的I/O單元互連結(jié)構(gòu)。每個(gè)LAB都可以交互連接于其它I/O（輸入/輸出），用戶根據(jù)需要使用可編程相互連接陣列（PIA）生成特定的電路結(jié)構(gòu)，來形成大邏輯功能。CPLD的基本結(jié)構(gòu)圖CPLD中的邏輯陣列塊中包含32到幾百個(gè)宏單元。典型的宏單元具有一個(gè)與陣列、一個(gè)乘積項(xiàng)選擇矩陣、一個(gè)或門、一個(gè)可編程寄存器部分。第八十五頁(yè)，共98頁(yè)。

在系統(tǒng)編程芯片EPM7128S是Altera公司生產(chǎn)的高密度、高性能CMOS可編程邏輯器件之一，下圖是PLCC封裝84端子的引腳圖：它有4個(gè)直接輸入（INPUT）TMS、TDI、TDO和TCK是在系統(tǒng)編程引腳64個(gè)I/O引腳在系統(tǒng)編程CPLD芯片EPM7128S的基本結(jié)構(gòu)第八十六頁(yè)，共98頁(yè)。

前面討論的可編程邏輯器件基本組成部分是與陣列、或陣列和輸出電路。再加上觸發(fā)器則可實(shí)現(xiàn)時(shí)序電路。FPGA（FieldProgrammableGateArray）不像PLD那樣受結(jié)構(gòu)的限制，它可以靠門與門的連接來實(shí)現(xiàn)任何復(fù)雜的邏輯電路，更適合實(shí)現(xiàn)多級(jí)邏輯功能。

陸續(xù)推出了新型的現(xiàn)場(chǎng)可編程門陣列FPGA。功能更加豐富，具有基本邏輯門電路、傳輸外部信號(hào)的輸入/輸出電路和可編程內(nèi)連資源之外，還具有很高的密度等等。16.4.2FPGA簡(jiǎn)介第八十七頁(yè)，共98頁(yè)。一、現(xiàn)場(chǎng)可編程門陣列FPGA結(jié)構(gòu)FPGA的編程單元是基于靜態(tài)存儲(chǔ)器（SRAM）結(jié)構(gòu)，從理論上講，具有無限次重復(fù)編程的能力

下面介紹XILINX公司的XC4000E系列芯片，了解FPGA內(nèi)部各個(gè)模塊的功能，見下圖：可配置邏輯模塊CLB輸入/輸出模塊I/OB可編程連線PI編程開關(guān)矩陣PSM第八十八頁(yè)，共98頁(yè)。FPGA的特點(diǎn)

（一）SRAM結(jié)構(gòu)：可以無限次編程，但它屬于易失性元件，掉電后芯片內(nèi)信息丟失；每次上電需重新下載，實(shí)際應(yīng)用時(shí)需外掛EEPROM用于保存程序。系統(tǒng)每次上電自動(dòng)將數(shù)據(jù)引入SRAM中。

（二）內(nèi)部連線結(jié)構(gòu)：FPGA的內(nèi)連線是分布在CLB