第2章組合邏輯電路-2-2第一頁，共24頁。2.2組合邏輯電路的分析和設計

2.2.1組合邏輯電路的特點邏輯電路可以分為兩大類:組合邏輯電路和時序邏輯電路。組合邏輯電路是比較簡單的一類邏輯電路,它具有以下特點:(1)從電路結構上看,不存在反饋,不包含記憶元件。

(2)從邏輯功能上看,任一時刻的輸出僅僅與該時刻的輸入有關,與該時刻之前電路的狀態無關。組合邏輯電路的特點可用框圖2―6表示。第二頁，共24頁。

2.2.3組合邏輯電路的設計設計組合邏輯電路,就是要根據給定的邏輯功能要求,求出邏輯函數表達式,然后用邏輯器件去實現所得邏輯函數。實現組合邏輯電路所用的邏輯器件可分為三大類:基本門電路、MSI組合邏輯模塊、可編程器件。本節中只介紹使用基本門電路設計、實現組合邏輯電路的方法和步驟,用MSI組合邏輯模塊實現組合邏輯電路的方法在第三章中介紹,用可編程器件實現組合邏輯電路的方法將在第六章中介紹。第三頁，共24頁。

1.用基本門電路設計組合邏輯電路的一般步驟用基本門電路設計和實現組合邏輯電路的一般步驟如下:（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數公式或卡諾圖求邏輯函數的最簡表達式。（4）用基本門電路實現所得函數。第四頁，共24頁。

【例2.4】設計一個有三個輸入、一個輸出的組合邏輯電路,輸入為二進制數。當輸入二進制數能被3整除時,輸出為1,否則,輸出為0。解:設輸入變量為A、B、C,輸出變量為Z。根據邏輯功能要求,列出的電路的真值表如表2―4所示,畫出的卡諾圖如圖2―11所示。由卡諾圖得到的輸出Z的表達式如下:根據上面表達式可以得到圖2―12(a)和圖2―12(b)的兩種不同實現。第五頁，共24頁。表2―4電路的真值表ABCZ00000101001110010111011110010010第六頁，共24頁。圖2―11函數Z的卡諾圖第七頁，共24頁。圖2―12例2.4的邏輯圖第八頁，共24頁。

2.用與非門設計組合邏輯電路

我們知道,與、或、非是最基本的三種邏輯運算,任何一個邏輯函數都可以用這三種運算的組合來表示。也就是說,任何一個邏輯函數都可以用與門、或門、非門這三種門電路來實現。利用與非門,通過簡單的連接轉換,可以很容易地構造出與門、或門和非門,如圖2―13所示。因此,任何一個邏輯函數都可以用與非門來實現,由于這一原因,與非門獲得了廣泛的應用。第九頁，共24頁。圖2―13用與非門構造與門、或門和非門第十頁，共24頁。用與非門設計、實現組合邏輯電路時,可以根據求得的函數最簡與或表達式,先畫出用與門、或門和非門實現的電路,然后再用與非門去替代。而常用的做法是將最簡與或表達式轉換為與非—與非表達式,直接用與非門去實現邏輯電路。

用與非門設計和實現組合邏輯電路的一般步驟如下:第十一頁，共24頁。（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數公式或卡諾圖求出邏輯函數的最簡與或表達式。

（4）通過兩次求反,利用摩根定律將最簡與或表達式轉換為與非—與非表達式。（5）用與非門實現所得函數。第十二頁，共24頁。圖2―14卡諾圖第十三頁，共24頁。

【例2.5】設計一個組合邏輯電路,輸入是四位二進制數ABCD,當輸入大于等于9而小于等于14時輸出Z為1,否則輸出Z為0。用與非門實現電路。解:本電路有四個輸入變量A、B、C、D和一個輸出變量Z。根據邏輯功能的要求,可以列出如表2―5所示的真值表,再畫出如圖2―14所示的卡諾圖。由卡諾圖可以得到輸出Z的最簡與或表達式為第十四頁，共24頁。表2―5例2.5題的真值表第十五頁，共24頁。轉換為與非—與非表達式:

根據上面與非—與非表達式可以畫出僅用與非門實現的邏輯圖,如圖2―15所示。第十六頁，共24頁。圖2―15例2.5的邏輯圖第十七頁，共24頁。

3.用或非門設計組合邏輯電路同與非門一樣,利用或非門,通過簡單的連接轉換,也可以很容易地構造出與門、或門和非門,如圖2―16所示。因此,任何一個邏輯函數也都可以用或非門來實現。第十八頁，共24頁。圖2―16用或非門構造與門、或門和非門第十九頁，共24頁。用或非門設計和實現組合邏輯電路的一般步驟如下:（1）分析邏輯功能要求,確定輸入/輸出變量。（2）列出真值表。（3）用邏輯代數公式或卡諾圖求出邏輯函數的最簡或與表達式。（4）通過兩次求反,利用摩根定律將最簡或與表達式轉換為或非—或非表達式。（5）用或非門實現所得函數。第二十頁，共24頁。表2―6例2.6題的真值表第二十一頁，共24頁。

【例2.6】一組合邏輯電路的真值表如表2―6