PCB技術概述

目錄層數布局線寬和線間距布線（電磁兼容簡介）批量生產需要注意的一些問題層數層數的確定可參考以下經驗數據注：PIN密度的定義為：板面積（平方英寸）/（板上管腳總數/14）布線層數的具體確定還要考慮單板的可靠性要求，信號的工作速度，制造成本和交貨期等因素。Pin密度信號層數板層數1.0以上220.6-1.0240.4-0.6460.3-0.4680.2-0.3812<0.210>14布局同類型插裝元器件在X或Y方向上應朝一個方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產和檢驗。發熱元件要一般應均勻分布，以利于單板和整機的散熱，除溫度檢測元件以外的溫度敏感器件應遠離發熱量大的元器件。元器件的排列要便于調試和維修，亦即小元件周圍不能放置大元件、需調試的元器件周圍要有足夠的空間。布局需用波峰焊工藝生產的單板，其緊固件安裝孔和定位孔都應為非金屬化孔。當安裝孔需要接地時,應采用分布接地小孔的方式與地平面連接。焊接面的貼裝元件采用波峰焊接生產工藝時，阻、容件軸向要與波峰焊傳送方向垂直，阻排及SOP（PIN間距大于等于1.27mm）元器件軸向與傳送方向平行；PIN間距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。布局BGA與相鄰元件的距離>5mm。其它貼片元件相互間的距離>0.7mm；貼裝元件焊盤的外側與相鄰插裝元件的外側距離大于2mm；有壓接件的PCB，壓接的接插件周圍5mm內不能有插裝元、器件，在焊接面其周圍5mm內也不能有貼裝元、器件。IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。元件布局時,應適當考慮使用同一種電源的器件盡量放在一起,以便于將來的電源分隔。

線寬和線間距

要考慮的因素

單板的密度。板的密度越高，傾向于使用更細的線寬和更窄的間隙。信號的電流強度。當信號的平均電流較大時，應考慮布線寬度所能承載的的電流，線寬可參考下頁數據。可靠性要求。可靠性要求高時，傾向于使用較寬的布線和較大的間距。

PCB設計時銅箔厚度,走線寬度和電流的關系

銅皮厚度35um銅皮厚度50um銅皮厚度70um銅皮Δt=10℃銅皮Δt=10℃銅皮Δt=10℃寬度mm電流A寬度mm電流A寬度mm電流A0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.102.504.502.505.102.506.00PCB設計時銅箔厚度,走線寬度和電流的關系注：i.用銅皮作導線通過大電流時，銅箔寬度的載流量應參考表中的數值降額50%去選擇考慮。ii.在PCB設計加工中，常用OZ（盎司）作為銅皮厚度的單位，1OZ銅厚的定義為1平方英尺面積內銅箔的重量為一盎司，對應的物理厚度為35um；2OZ銅厚為70um。布線盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信號質量。電源層和地層之間的EMC環境較差，應避免布置對干擾敏感的信號。

EMCEMIEMSCERECSRSInterferenceSusceptibilityEMC:ElectromagneticCompatibility(電磁兼容)電磁兼容簡介EMI:Electromagneticinterference(電磁干擾)EMS:ElectromagneticSusceptibility(電磁敏感度)CE:ConductedEmission(傳導發射)RE:RadiatedEmission(輻射發射)CS:ConductedSusceptibility(傳導敏感度)RS:RadiatedSusceptibility(輻射敏感度)EMI/EMC/EMS

定義EMI：

一個裝置或系統在執行過程中有不利功能的信號出現，

此信號是不想要且沒有意義的，它可能是來自自己。EMC：

一個裝置或系統與其它裝置或系統同時操作時，

不會因EMI問題而有功能受到影響的情形發生。EMS：

一個裝置或系統在操作過程中不受周邊電磁環境影響的能力。EMI的對策成本可用技術設計階段測試階段生產階段可用技術/

相對花費對解決干擾問題之關系花費產品開發時間環路最小規則

即信號線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關鍵信號盡量采用地線隔離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。串擾控制

串擾（CrossTalk)是指PCB上由于平行線間的分布電容等的作用，信號進入了其它回路加大平行布線的間距，遵循3W規則（見后面）在平行線間插入接地的隔離線。減小布線層與地平面的距離。

走線的方向控制規則

即相鄰層的走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由于板結構限制（如某些背板）難以避免出現該情況，特別是信號速率較高時，應考慮用地平面隔離各布線層，用地信號線隔離各信號線。走線的開環檢查規則

一般不允許出現一端浮空的布線（DanglingLine),主要是為了避免產生“天線效應”，減少不必要的干擾輻射和接收，否則可能帶來不可預知的結果。阻抗匹配檢查規則

同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射，在設計中應該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度走線終結網絡規則A.對于點對點（一個輸出對應一個輸入）連接，可以選擇始端串聯匹配或終端并聯匹配。前者結構簡單，成本低，但延遲較大。后者匹配效果好，但結構復雜，成本較高。B.對于點對多點（一個輸出對應多個輸出）連接，當網絡的拓樸結構為菊花鏈時，應選擇終端并聯匹配。當網絡為星型結構時，可以參考點對點結構。星形和菊花鏈為兩種基本的拓撲結構,其他結構可看成基本結構的變形,可采取一些靈活措施進行匹配。在實際操作中要兼顧成本、功耗和性能等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。走線閉環檢查規則

防止信號線在不同層間形成自環。在多層板設計中容易發生此類問題，自環將引起輻射干擾。走線的分枝長度控制規則

盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。走線長度控制規則

即短線規則，在設計時應該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時鐘線，務必將其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據具體情況決定采用何種網絡拓撲結構。倒角規則

PCB設計中應避免產生銳角和直角，會產生不必要的輻射。器件去藕規則

在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，去藕電容的布局及電源的布線方式將直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。在雙層板設計中，一般應該使電流先經過濾波電容濾波再供器件使用，同時還要充分考慮到由于器件產生的電源噪聲對下游的器件的影響，一般來說，采用總線結構設計比較好，在設計時，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時增加一些電源濾波環路，避免產生電位差。在高速電路設計中，能否正確地使用去藕電容，關系到整個板的穩定性。器件布局分區/分層規則

A.主要是為了防止不同工作頻率的模塊之間的互相干擾，同時盡量縮短高頻部分的布線長度。通常將高頻的部分布設在接口部分以減少布線長度，當然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點相接。B.對混合電路，也有將模擬與數字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。孤立銅區控制規則

孤立銅區的出現，將帶來一些不可預知的問題，因此將孤立銅區與別的信號相接，有助于改善信號質量，通常是將孤立銅區接地或刪除。在實際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時對防止印制板翹曲也有一定的作用。

電源與地線層的完整性規則

對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進而導致信號線在地層的回路面積增大。

重疊電源與地線層規則

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。3W規則

為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規則。如要達到98%的電場不互相干擾，可使用10W的間距。20H規則

由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。差分走線差分信號（DifferentialSignal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計。何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分走線差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

差分走線時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。LVDS（lowvoltagedifferentialsignaling）就是利用了差分信號技術。差分走線對于PCB工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走線的這些優勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。批量生產需要注意的一些問題工藝邊的設定 輔助工藝邊（簡稱工藝邊）主要是用于設備的夾持與定位，以及異形邊框補償，焊接完后去掉。雖然工藝邊不能算PCB的有效面積，但對于設備來說必不可少。

·一般工藝邊的寬度D>=3mm（5mm）

·工藝邊處可采用銑V-CUT或銑郵票板的辦法解決

·工藝邊上可以打上定位孔，以便有些設備進行孔定位。基準點設計

基準點（Fiducial）是所有全自動設備識別和定位的標識點（MARK）。做MARK點有以下幾個要求：

（一）MARK點焊盤的表面鍍層盡量要求平整，反光性好。

（二）MARK點周圍應做一塊背景區，背景區內不能有其他焊盤，絲印和阻焊。

（三）MARK點的尺寸不能大于3mm，也不能小于0.5mm，一般為1mm的圓形焊盤.

（四）MARK點表面可為：裸銅、鉛錫等.局部基準點

設備在運行過程中會產生熱誤差，以及PCB板的累積誤差，會使一些細間距腳（如Pitch=0.5mm）器件的貼裝發生偏移，而這種偏移對于設備來講已無能為力，為了保證這一類器件的貼裝精度，必須加裝局部基準點（LocateFiducial）