PCB技術(shù)概述

目錄層數(shù)布局線寬和線間距布線（電磁兼容簡介）批量生產(chǎn)需要注意的一些問題層數(shù)層數(shù)的確定可參考以下經(jīng)驗(yàn)數(shù)據(jù)注：PIN密度的定義為：板面積（平方英寸）/（板上管腳總數(shù)/14）布線層數(shù)的具體確定還要考慮單板的可靠性要求，信號的工作速度，制造成本和交貨期等因素。Pin密度信號層數(shù)板層數(shù)1.0以上220.6-1.0240.4-0.6460.3-0.4680.2-0.3812<0.210>14布局同類型插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類型的有極性分立元件也要力爭在X或Y方向上保持一致，便于生產(chǎn)和檢驗(yàn)。發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機(jī)的散熱，除溫度檢測元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元器件周圍要有足夠的空間。布局需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。當(dāng)安裝孔需要接地時(shí),應(yīng)采用分布接地小孔的方式與地平面連接。焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時(shí)，阻、容件軸向要與波峰焊傳送方向垂直，阻排及SOP（PIN間距大于等于1.27mm）元器件軸向與傳送方向平行；PIN間距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。布局BGA與相鄰元件的距離>5mm。其它貼片元件相互間的距離>0.7mm；貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm；有壓接件的PCB，壓接的接插件周圍5mm內(nèi)不能有插裝元、器件，在焊接面其周圍5mm內(nèi)也不能有貼裝元、器件。IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。元件布局時(shí),應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起,以便于將來的電源分隔。

線寬和線間距

要考慮的因素

單板的密度。板的密度越高，傾向于使用更細(xì)的線寬和更窄的間隙。信號的電流強(qiáng)度。當(dāng)信號的平均電流較大時(shí)，應(yīng)考慮布線寬度所能承載的的電流，線寬可參考下頁數(shù)據(jù)。可靠性要求。可靠性要求高時(shí)，傾向于使用較寬的布線和較大的間距。

PCB設(shè)計(jì)時(shí)銅箔厚度,走線寬度和電流的關(guān)系

銅皮厚度35um銅皮厚度50um銅皮厚度70um銅皮Δt=10℃銅皮Δt=10℃銅皮Δt=10℃寬度mm電流A寬度mm電流A寬度mm電流A0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.102.504.502.505.102.506.00PCB設(shè)計(jì)時(shí)銅箔厚度,走線寬度和電流的關(guān)系注：i.用銅皮作導(dǎo)線通過大電流時(shí)，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考慮。ii.在PCB設(shè)計(jì)加工中，常用OZ（盎司）作為銅皮厚度的單位，1OZ銅厚的定義為1平方英尺面積內(nèi)銅箔的重量為一盎司，對應(yīng)的物理厚度為35um；2OZ銅厚為70um。布線盡量為時(shí)鐘信號、高頻信號、敏感信號等關(guān)鍵信號提供專門的布線層，并保證其最小的回路面積。必要時(shí)應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法。保證信號質(zhì)量。電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對干擾敏感的信號。

EMCEMIEMSCERECSRSInterferenceSusceptibilityEMC:ElectromagneticCompatibility(電磁兼容)電磁兼容簡介EMI:Electromagneticinterference(電磁干擾)EMS:ElectromagneticSusceptibility(電磁敏感度)CE:ConductedEmission(傳導(dǎo)發(fā)射)RE:RadiatedEmission(輻射發(fā)射)CS:ConductedSusceptibility(傳導(dǎo)敏感度)RS:RadiatedSusceptibility(輻射敏感度)EMI/EMC/EMS

定義EMI：

一個(gè)裝置或系統(tǒng)在執(zhí)行過程中有不利功能的信號出現(xiàn)，

此信號是不想要且沒有意義的，它可能是來自自己。EMC：

一個(gè)裝置或系統(tǒng)與其它裝置或系統(tǒng)同時(shí)操作時(shí)，

不會因EMI問題而有功能受到影響的情形發(fā)生。EMS：

一個(gè)裝置或系統(tǒng)在操作過程中不受周邊電磁環(huán)境影響的能力。EMI的對策成本可用技術(shù)設(shè)計(jì)階段測試階段生產(chǎn)階段可用技術(shù)/

相對花費(fèi)對解決干擾問題之關(guān)系花費(fèi)產(chǎn)品開發(fā)時(shí)間環(huán)路最小規(guī)則

即信號線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規(guī)則，在地平面分割時(shí)，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設(shè)計(jì)中，在為電源留下足夠空間的情況下，應(yīng)該將留下的部分用參考地填充，且增加一些必要的孔，將雙面地信號有效連接起來，對一些關(guān)鍵信號盡量采用地線隔離，對一些頻率較高的設(shè)計(jì)，需特別考慮其地平面信號回路問題，建議采用多層板為宜。串?dāng)_控制

串?dāng)_（CrossTalk)是指PCB上由于平行線間的分布電容等的作用，信號進(jìn)入了其它回路加大平行布線的間距，遵循3W規(guī)則（見后面）在平行線間插入接地的隔離線。減小布線層與地平面的距離。

走線的方向控制規(guī)則

即相鄰層的走線方向成正交結(jié)構(gòu)。避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號速率較高時(shí)，應(yīng)考慮用地平面隔離各布線層，用地信號線隔離各信號線。走線的開環(huán)檢查規(guī)則

一般不允許出現(xiàn)一端浮空的布線（DanglingLine),主要是為了避免產(chǎn)生“天線效應(yīng)”，減少不必要的干擾輻射和接收，否則可能帶來不可預(yù)知的結(jié)果。阻抗匹配檢查規(guī)則

同一網(wǎng)絡(luò)的布線寬度應(yīng)保持一致，線寬的變化會造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時(shí)會產(chǎn)生反射，在設(shè)計(jì)中應(yīng)該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結(jié)構(gòu)時(shí)，可能無法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長度走線終結(jié)網(wǎng)絡(luò)規(guī)則A.對于點(diǎn)對點(diǎn)（一個(gè)輸出對應(yīng)一個(gè)輸入）連接，可以選擇始端串聯(lián)匹配或終端并聯(lián)匹配。前者結(jié)構(gòu)簡單，成本低，但延遲較大。后者匹配效果好，但結(jié)構(gòu)復(fù)雜，成本較高。B.對于點(diǎn)對多點(diǎn)（一個(gè)輸出對應(yīng)多個(gè)輸出）連接，當(dāng)網(wǎng)絡(luò)的拓樸結(jié)構(gòu)為菊花鏈時(shí)，應(yīng)選擇終端并聯(lián)匹配。當(dāng)網(wǎng)絡(luò)為星型結(jié)構(gòu)時(shí)，可以參考點(diǎn)對點(diǎn)結(jié)構(gòu)。星形和菊花鏈為兩種基本的拓?fù)浣Y(jié)構(gòu),其他結(jié)構(gòu)可看成基本結(jié)構(gòu)的變形,可采取一些靈活措施進(jìn)行匹配。在實(shí)際操作中要兼顧成本、功耗和性能等因素，一般不追求完全匹配，只要將失配引起的反射等干擾限制在可接受的范圍即可。走線閉環(huán)檢查規(guī)則

防止信號線在不同層間形成自環(huán)。在多層板設(shè)計(jì)中容易發(fā)生此類問題，自環(huán)將引起輻射干擾。走線的分枝長度控制規(guī)則

盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。走線長度控制規(guī)則

即短線規(guī)則，在設(shè)計(jì)時(shí)應(yīng)該盡量讓布線長度盡量短，以減少由于走線過長帶來的干擾問題，特別是一些重要信號線，如時(shí)鐘線，務(wù)必將其振蕩器放在離器件很近的地方。對驅(qū)動多個(gè)器件的情況，應(yīng)根據(jù)具體情況決定采用何種網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)。倒角規(guī)則

PCB設(shè)計(jì)中應(yīng)避免產(chǎn)生銳角和直角，會產(chǎn)生不必要的輻射。器件去藕規(guī)則

在印制版上增加必要的去藕電容，濾除電源上的干擾信號，使電源信號穩(wěn)定。在多層板中，對去藕電容的位置一般要求不太高，但對雙層板，去藕電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，有時(shí)甚至關(guān)系到設(shè)計(jì)的成敗。在雙層板設(shè)計(jì)中，一般應(yīng)該使電流先經(jīng)過濾波電容濾波再供器件使用，同時(shí)還要充分考慮到由于器件產(chǎn)生的電源噪聲對下游的器件的影響，一般來說，采用總線結(jié)構(gòu)設(shè)計(jì)比較好，在設(shè)計(jì)時(shí)，還要考慮到由于傳輸距離過長而帶來的電壓跌落給器件造成的影響，必要時(shí)增加一些電源濾波環(huán)路，避免產(chǎn)生電位差。在高速電路設(shè)計(jì)中，能否正確地使用去藕電容，關(guān)系到整個(gè)板的穩(wěn)定性。器件布局分區(qū)/分層規(guī)則

A.主要是為了防止不同工作頻率的模塊之間的互相干擾，同時(shí)盡量縮短高頻部分的布線長度。通常將高頻的部分布設(shè)在接口部分以減少布線長度，當(dāng)然，這樣的布局仍然要考慮到低頻信號可能受到的干擾。同時(shí)還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點(diǎn)相接。B.對混合電路，也有將模擬與數(shù)字電路分別布置在印制板的兩面，分別使用不同的層布線，中間用地層隔離的方式。孤立銅區(qū)控制規(guī)則

孤立銅區(qū)的出現(xiàn)，將帶來一些不可預(yù)知的問題，因此將孤立銅區(qū)與別的信號相接，有助于改善信號質(zhì)量，通常是將孤立銅區(qū)接地或刪除。在實(shí)際的制作中，PCB廠家將一些板的空置部分增加了一些銅箔，這主要是為了方便印制板加工，同時(shí)對防止印制板翹曲也有一定的作用。

電源與地線層的完整性規(guī)則

對于導(dǎo)通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。

重疊電源與地線層規(guī)則

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時(shí)可考慮中間隔地層。3W規(guī)則

為了減少線間串?dāng)_，應(yīng)保證線間距足夠大，當(dāng)線中心間距不少于3倍線寬時(shí)，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達(dá)到98%的電場不互相干擾，可使用10W的間距。20H規(guī)則

由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊沿效應(yīng)。解決的辦法是將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導(dǎo)。以一個(gè)H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi)縮20H則可以將70%的電場限制在接地層邊沿內(nèi)；內(nèi)縮100H則可以將98%的電場限制在內(nèi)。差分走線差分信號（DifferentialSignal）在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計(jì)。何為差分信號？通俗地說，就是驅(qū)動端發(fā)送兩個(gè)等值、反相的信號，接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。差分走線差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個(gè)方面：抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

差分走線時(shí)序定位精確，由于差分信號的開關(guān)變化是位于兩個(gè)信號的交點(diǎn)，而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號的電路。LVDS（lowvoltagedifferentialsignaling）就是利用了差分信號技術(shù)。差分走線對于PCB工程師來說，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個(gè)差分信號時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。批量生產(chǎn)需要注意的一些問題工藝邊的設(shè)定 輔助工藝邊（簡稱工藝邊）主要是用于設(shè)備的夾持與定位，以及異形邊框補(bǔ)償，焊接完后去掉。雖然工藝邊不能算PCB的有效面積，但對于設(shè)備來說必不可少。

·一般工藝邊的寬度D>=3mm（5mm）

·工藝邊處可采用銑V-CUT或銑郵票板的辦法解決

·工藝邊上可以打上定位孔，以便有些設(shè)備進(jìn)行孔定位。基準(zhǔn)點(diǎn)設(shè)計(jì)

基準(zhǔn)點(diǎn)（Fiducial）是所有全自動設(shè)備識別和定位的標(biāo)識點(diǎn)（MARK）。做MARK點(diǎn)有以下幾個(gè)要求：

（一）MARK點(diǎn)焊盤的表面鍍層盡量要求平整，反光性好。

（二）MARK點(diǎn)周圍應(yīng)做一塊背景區(qū)，背景區(qū)內(nèi)不能有其他焊盤，絲印和阻焊。

（三）MARK點(diǎn)的尺寸不能大于3mm，也不能小于0.5mm，一般為1mm的圓形焊盤.

（四）MARK點(diǎn)表面可為：裸銅、鉛錫等.局部基準(zhǔn)點(diǎn)

設(shè)備在運(yùn)行過程中會產(chǎn)生熱誤差，以及PCB板的累積誤差，會使一些細(xì)間距腳（如Pitch=0.5mm）器件的貼裝發(fā)生偏移，而這種偏移對于設(shè)備來講已無能為力，為了保證這一類器件的貼裝精度，必須加裝局部基準(zhǔn)點(diǎn)（LocateFiducial）