第5章存儲器技術

第5章存儲器技術CPU與存儲器的連接隨機存取存儲器現代微機的存儲體系存儲器概述5.1存儲器概述存儲器的分類1存儲器的性能指標2存儲器系統的結構35.1存儲器概述存儲器的分類1存儲器的性能指標2存儲器系統的結構35.1.1存儲器的分類按構成存儲器的介質分類按存取方式分類按在計算機中的作用分類

按制造工藝分類從不同角度進行分類1．按構成存儲器的介質分類

磁芯存儲器半導體存儲器光電存儲器磁膜、磁泡和其它磁表面存儲器光盤存儲器等1．按構成存儲器的介質分類磁芯存儲器體積大、成本高、工藝復雜，現已完全淘汰。磁表面介質和光電技術實現的存儲器存儲容量大、訪問速度較慢、信息不易丟失，常用于計算機的外存儲器。半導體存儲器由于采用大規模和超大規模集成電路工藝制造，具有體積小、質量小、成本低等一系列優點而使它成為微型計算機中的主要存儲器件。本章主要討論半導體存儲器。2．按存取方式分類半導體存儲器隨機讀寫存儲器（RAM）只讀存儲器（ROM）靜態RAM（SRAM）動態RAM（DRAM）掩膜ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）快擦型ROM（FlashMemory

）RAM和ROM（1）隨機讀寫存儲器RAM信息可以隨時寫入或讀出關閉電源后所存信息將全部丟失靜態RAM采用雙穩電路存儲信息，動態RAM是以電容上的電荷存儲信息。靜態RAM速度更快，而動態RAM的集成度更高、功耗和價格更低，動態RAM必須定時刷新。（2）只讀存儲器ROMROM是一種在工作過程中只能讀不能寫的非易失性存儲器掉電后所存信息不會丟失3．按在計算機中的作用分類

主存儲器主存或內存，主要用來存放活躍的程序和數據，CPU可以直接對其進行讀/寫操作。

輔助存儲器外存，其容量大，成本低，主要用來存放目前不活躍的程序和數據，CPU對其進行的讀寫操作必須通過內存才能進行。

緩沖存儲器緩存，位于主存與CPU之間，其存取速度非常快，但存儲容量小，主要是完成主存和CPU之間的速度匹配。4．按制造工藝分類

雙極型讀寫速度快，集成度低，功耗大，價格偏高。常用于計算機中的小容量高速緩存或一些要求速度高或容量小的微機中。

金屬氧化物半導體型存取速度較慢，集成度高，功耗低，價格便宜，常用來制作多種半導體存儲器。存儲器的分類1存儲器的性能指標2存儲器系統的結構35.1存儲器概述5.1.2存儲器的主要性能指標存儲容量存取時間功耗可靠性集成度性能價格比主要性能指標存儲容量

(1)用單元數×位數表示，以位為單位。如1

K×4位(2)用字節數表示容量，以字節為單位，如128

B

存取時間從CPU給出有效的存儲地址到存儲器給出有效數據所需的時間功耗功耗反映了存儲器耗電的多少，同時也相應地反映了發熱程度（溫度會限制集成度的提高）。可靠性指存儲器對外界電磁場及溫度等變化的抗干擾能力。集成度

集成度指在一塊存儲芯片內能集成多少個基本存儲電路。性能價格比性能價格比(簡稱性價比)是衡量存儲器經濟性能好壞的綜合指標。存儲器的分類1存儲器的性能指標2存儲器系統的結構35.1存儲器概述5.1.3存儲器系統的結構基本存儲單元存儲體地址譯碼電路片選與讀寫控制電路I/O電路集電極開路或三態輸出緩沖器其他外圍電路

存儲器系統結構示意圖CBABDB…地址鎖存地址譯碼存儲體（矩陣）數據緩沖讀寫控制存儲器系統結構1.存儲體

由若干個基本存儲電路按一定的規則排列起來，構成存儲體2．地址譯碼電路

對CPU送來的地址信息進行譯碼，選中片內某一存儲單元，在讀/寫信號作用下對該單元進行讀寫。有兩種方式，單譯碼與雙譯碼。3．片選與讀／寫控制電路

接收片選信號及CPU的讀/寫控制信號，形成芯片內部控制信號4．數據緩沖器

用于暫時存放來自CPU的寫入數據或從存儲體內讀出的數據。5．地址鎖存器

鎖存地址信息并交地址譯碼器，空出總線為即將傳送數據作準備。…A7A0A1…25510存儲器地址譯碼器…4位I/O0~I/O3數據緩沖器控制電路A5A6A7A8A9…Y31Y0Y1A0A1A2A3A4Y譯碼器X譯碼器32×32存儲矩陣1K×1數據緩沖器控制電路X0X1I/OX2X31…單譯碼方式

雙譯碼方式

256×4位的存儲芯片

1

K×1的存儲芯片

單譯碼與雙譯碼第5章存儲器技術CPU與存儲器的連接隨機存取存儲器現代微機的存儲體系存儲器概述5.2隨機讀寫存儲器RAM靜態RAM1動態RAM25.2隨機讀寫存儲器RAM靜態RAM1動態RAM25.2.1靜態RAM基本存儲單元工作過程靜態RAM芯片Intel2114T3、T4是負載管，T1、T2為工作管，T5、T6、T7、T8是控制管。X地址選擇Y地址選擇T8BT7AT6T5

T2T1T4T3VCC所有存儲元共用此電路

靜態RAM的基本存儲電路I/OI/O1．基本存儲單元該電路有兩種穩定狀態：狀態“1”：T1截止，T2導通；狀態“0”

：T2截止，T1導通。2．工作過程讀操作：T5、T6、T7、T8均導通，A點與B點分別通過T5、T6管與及相通，及又進一步通過T7、T8管與及線相通，即將電路的狀態傳送到及線上。由其電流方向或電流有無即可判定該電路存儲的信息是“1”還是“0”；

寫操作：寫入信號從線及線輸入，如要寫入“1”，則線為高電平，而線為低電平，它們通過T7、T8管和T5、T6管分別與A端和B端相連，使A=“1”，B=“0”，即強迫T2管導通，Tl管截止，相當于把輸入電荷存儲于Tl和T2管的柵級。

接X地址譯碼3．靜態RAM芯片Intel2114

常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。符號名稱功能說明A0~A9地址線接地址總線，用來對某存儲單元尋址I/O1~I/O4雙向數據線用于數據的寫入和讀出片選線低電平時，選中該芯片寫允許線

VCC電源線＋5V=0時寫入數據；=0，Intel2114芯片引腳功能

Intel2114的工作時序D恢復時間CBA片選有效后讀取時間下一周期地址有效后讀取時間讀周期讀信號地址片選數據輸出讀操作時序

Intel2114的工作時序

寫操作時序寫脈沖寬度數據有效時間恢復時間地址建立時間CBDA下一周期寫周期寫信號地址片選數據輸出5.2隨機讀寫存儲器RAM靜態RAM1動態RAM25.2.2動態RAM單管DRAM的基本存儲電路動態RAM的結構動態RAM的刷新動態RAM芯片Intel2164A

讀出再生放大器T2列選擇線YCT1行選擇線X數據I/O線

T2為一列基本存儲單元電路上共有的控制管。電容C有電荷表示“1”，無電荷表示“0”。若地址經譯碼后選中行選線X及列選線Y，則T1、T2同時導通，可對該單元進行讀/寫操作。1．單管DRAM的基本存儲電路2．動態RAM的結構A0~A9A5~A9A0~A4數據線……Y1行時鐘數據線T讀出放大CC讀出放大CCTTT行地址譯碼列時鐘發生器數據緩沖讀寫控制列地址譯碼列地址鎖存行時鐘發生器Y32………………X1X32列時鐘行地址鎖存D地址多路開關RAM控制邏輯DRAM的讀寫過程2．動態RAM的結構DRAM在地址多路開關和行列地址選通信號的控制下完成信息的讀寫。3．動態RAM的刷新

刷新請求CLK地址多路開關刷新定時刷新地址計數控制邏輯刷新周期刷新地址地址總線刷新時高阻態DRAMCLK1對DRAM的刷新是按行進行的，只要在刷新時限2ms中對DRAM系統進行逐行選中，就可實現全面刷新。

4．

動態RAM芯片Intel2164AIntel2164A是64K×1b的動態RAM存儲器芯片

芯片的引腳Intel2164A的工作時序讀操作時序Intel2164A的工作時序寫操作時序Intel2164A的工作時序刷新操作時序第5章存儲器技術CPU與存儲器的連接隨機存取存儲器現代微機的存儲體系存儲器概述5.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼25.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼25.3.1RAM的擴展位擴展字擴展字位同時擴展1.位擴展位擴展是指存儲芯片的單元數（即尋址空間）滿足要求而I/O位數不夠，需多片存儲芯片實現指定位數的數據I/O。位擴展的特點：①每個存儲芯片的地址線和控制線（包括片選信號線、讀／寫信號線等）并聯在一起，以保證對每個芯片及內部存儲單元的同時選中。②數據線分別連至數據總線的不同位上，以保證通過數據總線一次可訪問到指定位數數據。1.位擴展例1：用1K×4的Intel2114芯片構成lK×8的存儲器系統。

1.位擴展硬件連線1.位擴展

地址分配2.字擴展例2：用2K×8的Intel2716ROM芯片組成8K×8的存儲器系統。

適用于存儲芯片的I/O位數滿足要求而尋址空間不夠的情況

2.字擴展硬件連線27162716271627162.字擴展地址分配3.字位同時擴展當存儲器芯片的單元數和I/O位數均不符合存儲器系統的要求，就需要用多片這樣的芯片同時進行字擴展和位擴展，以滿足系統的要求。例3：用1K×4的2114芯片組成2K×8的存儲器系統。

3.字位同時擴展硬件連線3.字位同時擴展地址分配5.3CPU與存儲器的連接RAM的擴展1存儲器的譯碼25.3.2存儲器的譯碼存儲器與地址總線的連接，包括兩方面內容：一是高位地址線譯碼，用以選擇存儲芯片；二是低位地址線連接，用以通過片內地址譯碼器選擇存儲單元。線選法全譯碼法部分譯碼法1．線選法線選法是指高位地址線不經過譯碼，直接作為存儲芯片的片選信號。特點：每根高位地址線接一塊芯片，用低位地址線實現片內尋址。結構簡單，但地址空間浪費大，整個存儲器地址空間不連續，而且由于部分地址線未參加譯碼，還會出現地址重疊。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14線選法結構線選法結構例3：假定某微機系統的存儲容量為8KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為2KB（即片內地址為11位）。

2．全譯碼法全譯碼法是指將地址總線中除片內地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。特點采用全譯碼法，每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復雜，連線也較多。當存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續的幾根作為片選控制，多余的令其空閑，以便需要時擴充。全譯碼結構例1：設CPU尋址空間為64KB（地址總線為16位），存儲器由8片容量為8KB的芯片構成。3．部分譯碼法