測控系統通信與網絡主講：武漢大學電子信息學院王泉德第五章標準總線通信一、總線、總線標準及標準總線

總線是連接一個或多個部件的一組電纜的總稱，通常包括地址總線、數據總線和控制總線。依應用的場合總線可分為：片內總線片間總線模板總線并行外總線與串行外總線

總線標準與標準總線

總線標準：總線的機械規程、電氣規程、功能規程和過程規程；標準總線：受到國際組織承認、推薦，為許多國家、行業、用戶所公認的總線兩者的區別與聯系二、開放型系統OEM系統

OEM產品OEM模板1、總線母板與總線插座

2、總線標準的確定

總線標準對總線作了一系列關于互連、交換信息、協調工作的規定，包括：信號線的根數及引線名稱機械規程：規定總線插座的機械尺寸、引腳編號、排列位置以及模板的外形尺寸電氣規程：規定了引線信號的靜電電平及負載性能邏輯功能及過程特性：引線的邏輯功能及時序關系模板硬件設計就是以選定的標準總線為基準，根據模板的功能要求，選擇適當的芯片，經過盡可能簡單的邏輯變換，把信號變換為符合標準總線的規定，經可控開關連接到總線插頭上，模板硬件設計的核心就是設計總線接口。

3、總線仲裁

采用支持多微機的Multibus，STD，S-100標準內總線，可以構建開放型多微機系統。開放型多微機系統中有主、從兩類模板：1）主模板：含有CPU，具有總線控制權。有兩種主模板：普通主模板:它不參加總線使用權的競爭，用于開放型單微機系統；多主模板:參加總線競爭，用于構造開放型多微機系統。

2）從模板：不具有總線控制權，不參加總線使用權的競爭。有兩種從模板：普通從模板：不含微處理器；智能從模板：含微處理器，負責板內控制，不參加總線競爭。開放型多微機系統由多主模板管理總線的使用權，多主模板配置有總線仲裁機制，有兩臺或者兩臺以上多主模板要求使用總線時把總線使用權分配給某一多主模板，以避免沖突。

（1）多主模板中的總線仲裁機制

總線控制器與總線仲裁器用8218/8219，8288/8289充當，也可用可編程列陣PAL開發而成總線仲裁器可以對總線緩沖器（總線控制器中）、數據線緩沖器、地址線緩沖器中三態門的通斷進行控制當某一多主模板在總線競爭中取得優先權時，該多主模板中的CPU占據標準內總線；其它多主模板各緩沖器三態門切斷（呈高阻態），其CPU與標準內總線隔離。（2）總線判優方法

開放型多微機系統中每塊多主模板中都有總線仲裁器，各個多主模板的優先權高低由所有多主模板按照總線判優方法共同決定。串行判優法：將一塊多主模板的總線優先權輸出PO串接到另一塊多主模板的總線優先權輸入PI，形成一個菊花鏈。優先級最高

優先級最低

PI端為低電平時，才可以請求使用總線取得總線控制權的多主模板PO端變為高電平，右端各多主模塊的PI、PO也都變為高電平，不能請求使用總線。這樣一來，菊花鏈中取得總線控制權的多主模塊右側各多主模塊都無法再請求總線。取得總線控制權的多主模板置總線忙BUSY＝1，使用完總先后置BUSY＝0。由于使用總線期間BUSY＝1，將屏蔽優先權更高的多主模板的總線請求。串行判優法，菊花鏈上多主模板的數目一般不得超過4塊并行判優法：

在每個多主模板之外再加上一個公用的優先權編碼譯碼電路實現判優。74148的8個輸入端中有一個為低電平，就會有一組相應編碼從A0-A2端口輸出。如果在輸入端同時有多個輸入，則A0-A2的輸出編碼與編號最大的輸入相對應A0-A2信號經譯碼芯片74138解碼得到唯一輸出，控制各多主模板與總線的導通狀態，只允許一個多主模板使用總線，從而完成仲裁取得總線控制權的多主模板置BUSY＝1，屏蔽總線使用期間其他多主模板的總線請求并行判優法比串行判優法速度快，而且可判優的多主模板數不受限制

循環判優法：

采用類似于并行判優法的編碼譯碼結構形式，動態分配多主模板的優先權，各多主模板的優先權不再按輸入編號固定不變，而是按時間周期輪轉，使每塊多主模板取得最高優先權的機會均等。

優先權編碼解碼電路比較復雜，在標準總線開放型多微機系統中使用較少。三、MultiBus標準總線

Multibus總線又稱多總線，它是Intel公司生產iSBC系列產品使用的模板總線。

1977年公開發表，以后為IEEE協會確認并定名為IEEE796總線標準，并作為標準內總線加以推薦。被公認是至今設計最好的、考慮得最周全的微機內總線標準。

Multibus采用兩級總線結構。在模板內部使用局部總線，在各模板之間通過Multibus總線互連。由于大部分數據交換是通過局部總線進行，因而Multibus總線占有率僅在10%左右，便于Multibus總線更好地支持多微處理機系統。

Multibus總線在抗串擾、電磁兼容性方面表現良好，在世界范圍內獲得了廣泛應用，它是一種很有發展前途的總線標準，在工業控制與智能儀表中有著廣泛應用。

1、Multibus總線的信號及定義

Multibus總線標準規定模板尺寸為12英寸5.95英寸，模板上帶有P1，P2兩個邊緣插頭，可與總線插座相連：P1為主插頭，有86個引腳，每個引腳都有明確定義；P2為輔助插頭，有60個引腳。P2上已定義的引腳用來在電源故障時，控制自動切換電池。

P1插頭的86個信號線可分為6類，即地址線、數據線、信息傳送協議線、總線仲裁線、中斷控制線及共用線

（1）地址線（22根）ADR0-ADR13：傳送被訪問的存儲單元及I/O端口的地址對8位微處理器：ADR0-ADRF對存儲單元尋址，ADR0-ADR7對I/O端口進行尋址；對16位微處理器：ADR0-ADR13對存儲單元尋址，ADR0-ADRB對I/O端口進行尋址INH1和INH2：地址禁止線當INH1=0時，將禁止RAM響應地址總線上的存儲單元地址，而允許ROM響應地址總線上的存儲單元地址，即讓ROM“壓倒”RAM；當INH2=0時，將禁止ROM響應地址總線上的存儲單元地址，而允許RAM響應地址總線上的存儲單元地址，即讓RAM“壓倒”ROM。

（2）數據線（17根）DAT0-DATF：16根數據線在8位系統中，傳數據使用DAT0~DAT7在16位系統中，可用DAT0－DATF16條數據線傳送數據，一次傳送一個字；也可用DAT0~DAT78條數據線傳送數據，一次傳送一個字節。BHEN：數據位選擇線。BHEN=0，16位數據線一起使用，按字使用，一次傳輸16位；BHEN=1，只啟動8根數據線DAT0-DAT7，按字節傳送。DAT0-DAT7上是高8位還是低8位取決于ADR0。當ADR0=0，則DAT0-DAT7上高為8位，當ADR0=1，則為低8位。

（3）信息傳送協議線（5根）在主模板向從模板（如存儲器模板、I/O模板等）傳送信息時，利用這五條線實現雙方信息傳送協議MRDC：存儲器讀命令線。MWTC：存儲器寫命令線。IORC：I/O讀命令線。IOWC：I/O寫命令線。XACK：傳送應答信號線。

（4）中斷控制線（9根）INT0-INT7：并行中斷請求線，由并行中斷優先權排隊處理。INT0具有最高優先權，INT7而具有最低優先權。，INTA：主模板對中斷請求的響應線。（5）總線仲裁線（6根）：用以支持多微處理器系統BCLK：總線時鐘。用于各多主模板總線仲裁器同步，與微處理器的時鐘不同步。BPRN：總線優先級輸入線。為低電平時，表示當前沒有更高優先級主模板請求總線。BPRO：總線優先級輸出線。用于菊花鏈連接，當本主模板請求總線或者菊花鏈中本主模板左側主模板請求總線時，它均為1。BUSY：總線忙。BUSY=0時，表明總線正在使用中，禁止其它多主模板獲得總線控制權。BERQ：總線請求。BERQ＝0時，表示該主模板請求使用總線。該線用于總線的并行判優。CBRQ：公共請求。只要有一塊多主模板請求總線，它就變為有效。用此信號線通知當前正在使用總線的多主模板，若CBRQ為0，表示現在還有其它多主模板請求總線，請用完后立即釋放。若CBRQ為1，表示現在沒有多主模板請求總線，現在正使用總線的多主模板用完總線后不要釋放，以減少無意義的總線使用權交換。（6）公共線（26根）地線：8根；電源線：14根；保留線：2根；INIT：初始啟動；CCLK：固定時鐘。2、數據傳送過程

Multibus總線采用異步方式實現總線握手，可兼容各種不同速度的設備。（1）讀操作過程

（2）寫操作過程

3、禁止操作過程

禁止操作的目的是允許RAM，ROM及按存儲器編址的I/O端口擁有相同的存儲器地址。禁止信號由一個存儲從模板產生，去禁止另一個從模板的總線動作。禁止源發出的禁止信號產生于其存儲器地址線的譯碼。

當被禁止從模板檢測到該禁止信號后，就將自己的數據線、地址線和響應線上的緩沖驅動器關閉，以確保禁止源從模板的訪問

4、中斷操作過程

Multibus總線中斷的方式有兩種：（1）非總線向量中斷：中斷向量地址由主模板上的中斷控制器產生，并通過主模板內的局部總線傳送給CPU；中斷源來自其它模板，也可來自主模板的內部；中斷處理：中斷源通過Multibus總線上的中斷請求線INT0-INT7向主模板CPU發出中斷請求，主模板則根據優先級高低響應中斷。（2）總線向量中斷：中斷向量地址由從模板產生并經過Multibus總線的數據線傳送給主模板；中斷源來自其它模板；中斷處理：1）一個或一個以上的中斷請求時，主模板就產生一個中斷請求的響應信號INTA用以凍結中斷狀態；2）主模板啟動中斷判優邏輯，把判優結果即高優先級的中斷請求者的地址放在Multibus的地址線上，以選中該從模板；3）主模板發出第二個響應信號INTA，使被選中的從模板的中斷控制邏輯向Multibus的數據線發送中斷向量地址；4）主模板使用接收到的中斷向量轉入中斷服務程序；5）中斷向量為雙字節，可發出第三個響應信號INTA，以獲取中斷向量的另外一個字節。

5、總線仲裁操作

設置總線仲裁器同步時鐘，各個多主模板內的總線仲裁器同步運行完成總線仲裁。（1）串行判優串行判優時序

可判優的模板數量滿足：

（2）并行判優

由74LSl48編碼器與8205三八譯碼器組成優先權編碼譯碼電路

并行判優時序

并行判優中延時主要由74LSl48與8205的編碼譯碼引起，確保時鐘周期結束前22ns把BPRN信號送到獲得總線使用權的主模板可接入的多主模板數目基本比串行判優法多Multibus總線標準總線通信小結四、STD總線

STD總線是由美國的Pro-Log公司提出，經Pro-Log公司與Mostek公司共同發展起來的一種工業微型計算機系統的總線標準。

1978年12月正式公布，1985年2月被IEEE協會接受為并行內總線標準，稱為IEEE-P961，并作為標準總線給予推薦。

STD總線是一種適合工業現場控制與監測用的微機的總線標準，特別適合用來組建小型自動控制系統。1、STD總線的特點

在STD信號線排列規范中，把電源線與地線緊靠在一起排列，置于模板及插座的兩邊，便于減小阻抗、蔽隔雜散噪聲干擾；STD總線標準采用地址線與數據線復用技術，可以適應8位、16位多種微處理器，系統地址空間最高可達16MB。許多類型的微處理器引腳信號經過簡單邏輯變換就可以與STD總線接口，總線接口簡單可靠；STD總線上設置有±5V、±12V等多種等級的電源線，可以給多種類型的模板提供電源，特別適合于高精度模擬量輸入輸出電路；

STD總線只含56根信號線，總線上各信號有明確的時序關系，與其它總線標準相比，STD相對比較簡單易學，容易掌握，應用面廣；STD總線標準支持多微處理機系統；STD總線標準規定采用小型功能模板，每塊模板的幾何尺寸比較小，適用于存在機械振動的場合，且組織系統靈活。由于功能模板小，模板功能比較單一，在模板印刷板電路的設計中其電磁兼容性可達到較高水準，抗干擾能力強；

抗干擾防振動抑噪聲接口簡單支持多微處理器

STD信號線分為數據總線、地址總線、控制總線、邏輯電源線、輔助電源線。（1）

數據總線(16根)

數據線為引腳7~14，加上8條地址線/數據線復用線16，18，20，22，24，26，28，30，共有16根數據總線，支持16位微處理器。（2）

地址總線(24根)

地址線為引腳15-30，加上7~14引腳的數據線/地址線復用線，共24根，最大尋址空間高達16MB。2、STD總線的信號定義

（3）

邏輯電源總線(6根)

引腳1~6為邏輯電源總線。其中(1，2)為±5V電源線，(3，4)為地線。可以合并使用，以減小阻抗，接較大負載。(5，6)為兩用端，可用來提供-5V邏輯偏壓或者接電池電源及備用電源。（4）

輔助電源總線(4根)

引腳53~56為輔助電源總線。它提供兩根地線及±12V電源。輔助電源向模擬通道功能模板供電。（5）控制總線(22根)：按功能可分為五組。

1)

存儲器與I/O端口讀寫控制線(6根)WR：寫控制線；RD：讀控制線。IORQ：I/O請求：有效時地址線上為I/O端口地址。MEMRQ：存儲器請求：有效時表示地址線上為存儲單元的地址。IOEXP：I/O擴展：存儲器擴展。用于擴展地址范圍。當這兩條線中某一條有效時，可以將另外一些信號線理解為地址線從而擴大地址范圍，或者表示這時被訪問的不是原來對應的存儲區，而是訪問一特殊區。

2)

外設定時控制線（4根）

STD總線適用于任何類型的8位/16位微處理器。STD總線中有4根外設定時控制線，使總線上微處理器與外設內的微處理器協調工作。REFRESH：刷新信號。用于動態存儲器刷新。在無刷新的系統中，該信號可以是任一專用存儲器的控制信號。在只有靜態存儲器的系統中；該信號也可不用。它由現行主模板或分立的控制模板產生。MCSYNC：機器周期同步信號。在微處理機的每一機器周期中出現一次，表明一個機器周期的開始。它由現行主模板產生。STATUS0：狀態控制信號0。它由現行主模板產生，向外設提供輔助時序信號。STATUS1：狀態控制信號1。它由現行主模板產生，向外設提供輔助時序信號。該信號有效表示指令的提取。

3)

中斷及總線控制線(6根)控制線支持多微處理機及DMA的總線仲裁，進行中斷控制。BUSRQ：總線請求。由暫時主模板向永久主模板發出(經集電極/漏極開路門上總線)。BUSAK：總線應答。由永久主模板發出。INTRQ：中斷請求。由STD總線系統中現時的其它模板產生，去請求中斷(經集電極/漏極開路門上總線)。INTAK：中斷響應。由現時主模板產生，表示該主模板已準備好響應中斷。對矢量中斷，申請中斷的從模板在有效期間應把中斷矢量放在數據線上。NMIRQ：不可屏蔽中斷請求(經集電極/漏極開路門上總線)。它可由任何主模板和從模板產生。它是最高優先級中斷。該中斷請求不可屏蔽，將強迫主模板進入中斷服務程序。但在響應時，主模板不理睬。WAITRQ：等待請求(經集電極/漏極開路門上總線)。可由任何主模板或從模板產生。它將使現行主模板暫停并保持當時操作狀態和地址線上有效地址，這正好用于在機器周期中插入等待周期。用于半同步總線使慢速存儲器及單步運行可正常進行操作。

4)

串行優先級鏈(菊花鏈)控制線(2根)串行優先級鏈控制線用于中斷優先級排隊及總線請求排隊。

PCO：優先級輸出。

PCI：優先級輸入。按優先級高低，把優先級高的模板的PCO接優先級低的模板的PCI，由此形成菊花鏈。

5)

時鐘及復位控制線(4根)SYSRESET：系統復位(經集電極/漏極開路門上總線)。在上電或按下復位按鈕時將產生此信號，送到所有需要初始化的模板上去。

PBRESET：按鈕復位(經集電極/漏極開路門上總線)。該信號可由任何模板上的按鈕產生，作為系統復位的輸入。

CLOCK：微處理機時鐘信號。由永久主模板產生，作為系統時鐘，用于系統同步。

CNTRL：輔助定時信號。可由任何模板產生，作為一種特殊定時時鐘使用。該信號可以是時鐘的整數倍。可以作為一個實時時鐘，也可以作為微處理機的外接時鐘。

（1）地址選擇信號的產生

3、STD總線標準的時序特性

A0—A23，確定訪問的具體地址表示擴展的存儲器或者擴展的I/O地址空間區別是訪問內存還是訪問I/O端口

（2）讀信號時序（從模板向主模板傳遞數據）

圖5-13讀信號時序圖主模板確定的讀取數據時間tAR；主模板確定的讀數據建立時間tSRE

主模板決定的讀數據訪問時間tAREtAR=tARE—tSRE若從模板確定的讀取數據時間t‘AR，則主從模板匹配條件為：tAR≥t'AR

（3）寫信號時序（數據寫入存儲器或I/O端口）

寫控制信號有效前，數據總線上的數據就應出現且穩定，并維持到寫控制信號結束可用的數據建立時間tSWD可用的數據保持時間tHWD若存儲器或I/O端口要求的寫數據建立和保持時間分別為t‘SWD，存儲器或I/O端口要求的寫數據為t’HWD

，則數據正確寫入條件為：tHWD≥t'HWD，tSWD≥t'SWD

（1）多中斷源的串聯判優4、STD中斷優先權判別

中斷請求時，封閉右端從模板的中斷請求，置INTRQ有效，向主模板申請中斷主模板響應從模板中斷請求從模板將中斷向量送數據總線，主模板讀取中斷向量，轉相應的中斷服務程序圖5-17多中斷源的并聯判優

（2）多中斷源的并聯判優并行優先權編碼譯碼由獨立的功能模板完成主模板響應從模板中斷請求各從模板發出的中斷請求經并行優先權編碼譯碼器后產生高優先權中斷源的中斷請求信號INTRQ送主模板編碼譯碼器收到INTAK后，把優先權最高的中斷源對應的中斷向量通過數據總線送主模板，主模板根據中斷向量轉相應的中斷服務程序理圖5-18總線串行判優

STD總線支持多微處理機系統，一般采用主從結構

（1）總線串行判優

5、總線優先級的仲裁

BRQ：總線請求BAI：總線應答輸入BAO：總線應答輸出

從模板必需配置有優先邏輯單元，所有從模板的BAI和BAO串連成菊花鏈總線串行判優時序

設備請求總線向主模板請求總線主模板響應

請求取得總線控制權屏蔽總線請求

（2）

總線并行判優總線優先權編碼譯碼器配置在單獨的功能模板上BRQ：總線請求BAI：總線應答輸入五、STD多微處理器系統

STD總線多微處理器系統是開放型系統，采用積木式方法進行組織，選用必要的功能模板，插入帶系統母板的機架中即組成了STD總線系統的硬件，再裝入必要的STD軟件、編制應用軟件即構成了STD應用系統，只要加插模板就可以方便地進行擴充。

1、STD常用功能模板(1)CPU模板(2)I/O擴展模板：包括顯示器鍵盤模板，計數器/定時器模板，軟盤控制器模板，打印機模板，優先權編碼譯碼模板、EGA/鍵盤模板及各種通信模板；(3)存儲器擴展模板：主要包括各種容量的動態RAM擴展模板，靜態RAM擴展模板，EPROM擴展模板；(4)模擬量I/O模板，開關量I/O模板，數字量I/O模板；(5)系統母板及機箱機架：在用STD標準模板構造STD開放型系統時，把選擇好的模板插在系統母板的總線插座上，把系統母板置于機箱機架上即可。STD產品系列提供可插接不同數量的系統母板，并提供配置有總線母板的機箱機架。(6)STD軟件：STD產品系列提供了豐富的軟件，如STD-DOS，STD-LIB，STD總線軟件，STD專用軟件，STD實用程序等。(7)其它：包括STD各種輔助模板、輔件、電源、電纜以及STD開發系統及編程器等2、STD多微機系統的通信機制

根據通信方法及通信結構，STD多微機系統的通信機制可以分為三類：采用SIO通信法的串行總線STD多微機系統；采用PIO通信法的主從PIO式STD多微機系統；采用公用總線共享存儲區通信法的多主STD總線系統。

（1）串行總線STD多微機系統通信接口：（1）由串行接口芯片(SIO)如8251構成的功能模板；（2）由主模板上的串行通信接口構成（2）主從PIO式STD多微機系統

智能外設：帶局部總線的微機子系統

I/O接口：STD總線標準與局部總線標準不同，I/O接口把STD總線標準信號變換為普通的并行I/O接口(PIO)信號，可以選用STD產品系列中的SBX-PIO型I/O連接器也可以采用帶有8080微處理器、局部總線、雙端口共享存儲器的智能從模板，實現主模板與智能從模板之間的雙端口共享存儲區通信（3）多主STD總線系統前面的兩種STD多微機系統中的每臺微機自成一個完整的獨立子系統，并不是真正的并行多微處理機系統，不適合于處理耦合程度高的任務。

多主微處理器模板研制成功，可構建多主STD總線系統后，STD總線標準才真正成為支持多微處理機的總線標準，多主STD系統才能夠進行并行處理。多主CPU模板之所以可用來建立真正的并行多微處理機系統關鍵在于多主控制器，多主控制器是由可編程序陣