EDA課程實驗三三種邏輯功能電路描述方法設計EDA課組一、實驗目的：1、學習三種邏輯功能電路描述方法；2、學習典型電路設計；二、實驗內容1、學習結構、數據流和行為描述語句的功能電路設計方法。2、學習數據選擇器、加法器和編譯碼設計。三、實驗原理1、結構描述方法調用軟件平臺內部的門元件，通過電路邏輯結構功能進行設計的方法。調用門元件的格式為：門元件名字<例化的門名字>（<端口列表>）其中普通門的端口列表按下面的順序列出：（輸出，輸入1，輸入2，輸入3……）；比如：與門格式and

a1(out,in1,in2,in3); //三輸入與門非門not需注意的是：它們允許有多個輸出，但只能有一個輸入。比如：notN1(out1,out2,in); //1個輸入in，2個輸出out1,out2下面是一下邏輯門符號：Verilog的內置門元件如用基本邏輯門結構設計的4選1MUX原理圖四選一in1in2in3in4outs0,s1S0,S1out0,0in10,1in21,0in3,1in4modulemux4_1a(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputout;wire

s0_n,s1_n,w,x,y,z;not(s0_n,s0),(s1_n,s1);and(w,in1,s0_n,s1_n),(x,in2,s0_n,s1), (y,in3,s0,s1_n),(z,in4,s0,s1);or(out,w,x,y,z);endmodule如用邏輯門結構描述設計的四選一程序：這些語句并行運行，與順序無關。仿真結果：2、數據流描述

數據流描述方式主要使用持續賦值語句，多用于描述組合邏輯電路，其格式為：assignLHS_net=RHS_expression;右邊表達式中的操作數無論何時發生變化，都會引起表達式值的重新計算,并將重新計算后的值賦予左邊表達式的net型變量。

數據流描述

用數據流描述模式設計電路與用傳統的邏輯方程設計電路很相似。設計中只要有了布爾代數表達式就很容易將它用數據流方式表達出來。表達方法是用Verilog中的邏輯運算符置換布爾邏輯門運算符即可。比如，如果邏輯表達式為：則用數據流方式描述為：assignF=(a&b)|(~(c&d))。modulemux4_1c(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputout;assignout=(in1&~s0&~s1)|(in2&~s0&s1)|(in3&s0&~s1)|(in4&s0&s1);endmodule如用數據流描述設計的4選1MUX邏輯表達式：3、行為描述

就是對設計實體的數學模型的描述，其抽象程度遠高于結構描述方式和數據流描述。當描述一個設計實體的行為時，無需知道具體電路的結構，只需要描述清楚輸入與輸出信號的行為，而不需要花費更多的精力關注設計功能的門級實現。這種描述通常用過程語句（always和initial)進行描述。modulemux4_1b(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputregout;always@(*) //使用通配符*case({s0,s1})2'b00:out=in1;2'b01:out=in2;2'b10:out=in3;2'b11:out=in4;default:out=2'bx;//x不確定狀態endcaseendmodule如用case語句描述設計的4選1MUX分別對以上介紹的三種原理進行編程、仿真得到驗證結果。四、實驗步驟實驗報告要求1、分析每種電路描述方法的特點。2、通過三種描述電路方法設計三人表決器邏輯電路。給出設計過程，并仿真驗證。輸入輸出abcf00010111000001010011100101110111邏輯表達式：【例2.1】三人表決電路的Verilog描述modulevote(a,b,c,f); //模塊名與端口列表inputa,b,c; //模塊的輸入端口outputf; //模塊的輸出端口