9.2模/數轉換器概述：1、A/D轉換：將隨時間連續變化的模擬量轉換為與之相應的數字量。取樣后要保持一段時間，在此時間內，將取樣的電壓量化為數字量——變為時間、幅值的離散量；∵模擬量是時間、幅值均連續；而數字量則時間、幅值均離散，∴實現A/D轉換，首先必須在一系列選定的瞬間，對輸入的模擬信號取樣——變為時間的離散量；然后，按一定的編碼方式給出結果。※1即實現A/D轉換，一般要經過4個過程：取樣、保持、量化、編碼。實際電路中，取樣和保持、量化和編碼往往同時進行。2、A/D轉換器的分類：（1）直接A/D轉換器：將輸入的模擬電壓直接（不需要中間變量）轉換為數字量。①并行比較型:由電壓比較器、觸發器、寄存器構成，可以不附加取樣-保持電路。特點：轉換速度快，但隨著輸出代碼數位的增加，電路規模急劇膨脹?！?②反饋比較型：由D/A轉換器、電壓比較器、寄存器等構成，取一個數字量加到D/A轉換器上，得到一個對應的模擬輸出電壓，將其與待轉換的模擬電壓相比較，若兩者不等，則調整所取的數字量，直到兩個模擬電壓相等為止，此時所取的數字量即為轉換結果。其思路是:常用典型電路為逐次逼近型A/D轉換器：特點：轉換速度較慢，但數位較多時，電路規模比并行比較型小得多，且轉換精度高。

——是目前集成A/D轉換器中應用最多的一種?！?（2）間接A/D轉換器：①電壓-頻率變換型（V-F變換型）首先將輸入模擬電壓轉換為與之成正比的頻率信號，然后在固定的時間間隔內，對頻率信號計數，計數結果就是正比于輸入模擬電壓的數字量。②電壓-時間變換型（V-T變換型）首先將輸入模擬電壓轉換為與之成正比的時間寬度信號，然后在這個時間寬度里對固定頻率的時鐘脈沖計數，計數結果就是正比于輸入模擬電壓的數字量。典型電路有雙積分A/D轉換器。轉換速度慢，但工作性能比較穩定，特別是雙積分A/D轉換器抗干擾能力強，對元器件的要求較低，所以在數字儀表中應用非常廣泛。間接A/D轉換器的特點：※41、取樣與保持取樣電路：SvIvOS(t)TSt0vIt0S(t)t0vOTC：取樣時間；此時，開關閉合，vO=vITS：取樣周期fS：1/TS取樣頻率TS-TC：開關斷開，vO=0TCfS≥2fmax●取樣保持9.2.1A/D轉換的一般工作過程取樣信號S（t）頻率越高，所得信號經低通濾波器后，越能真實地復現輸入信號。合理的取樣頻率由取樣定理決定。fmax為輸入模擬電壓最高頻率分量的頻率。取樣信號取樣定理※5取樣－保持電路P446圖9.2.2（a）電路結構（b）典型接法集成取樣－保持電路LF198外接的保持電容CH的取值必須兼顧輸出電壓下降率和獲取時間兩方面的要求。實際電路※6受控模擬開關控制單元A1、A2電壓跟隨器保護二極管(1)vL=1→S閉合→vO=vO′=vI→電容CH充電至vI——取樣階段(2)vL=0→S斷開→電容CH上電壓無放電回路

→vO維持原來的值不變——保持階段?∵運算放大器輸入電阻極高！※72.量化與編碼數字信號在數值上是離散的。任何數字量只能是某個最小數量單位的整數倍。采樣–保持電路的輸出電壓需按某種近似方式歸化到與之相應的離散電平上，量化后的數值最后還需通過編碼過程用一個代碼表示出來。經編碼后得到的代碼就是A/D轉換器輸出的數字量。量化編碼※8量化：將樣值化成最小量化單位的整數倍的過程。量化誤差:由于模擬電壓是連續的，所以取樣電壓不一定能被△整除，因此，量化過程不可避免地會引入誤差，稱為量化誤差。量化單位Δ——量化的最小單位：即：D＝00…1時所代表的數值(VLSB)。量化誤差屬于原理誤差，無法消除。但位數越多，誤差越小。只舍不入量化方式四舍五入的量化方式。量化方式：※9111110101100011010001000編碼010Δ=0v7Δ=7/8v6Δ=6/8v5Δ=5/8v4Δ=4/8v3Δ=3/8v2Δ=2/8v1Δ=1/8v輸入信號量化后電壓把不足一個量化單位的部分舍棄；對于等于或大于一個量化單位部分按一個量化單位處理。最大量化誤差為：最小量化單位＝1/8VΔ=1LSB=1/8V例：將0~1V電壓轉換為3位二進制代碼(1)只舍不入（舍尾求整法）※10將不足半個量化單位部分舍棄，等于或大于半個量化單位部分按一個量化單位處理。最大量化誤差為：最小量化單位：111110101100011010001000編碼6Δ=12/15v5Δ=10/15v010Δ=0v7Δ=14/15v4Δ=8/15v3Δ=6/15v2Δ=4/15v1Δ=2/15v輸入信號模擬電平Δ=1LSB=

2/15V＝1/15V例：將0~1V電壓轉換為3位二進制代碼(2)有舍有入（四舍五入法）※119.2.2并行A/D轉換器圖9.2.4三位并行A/D轉換器(1)分壓器：由8個精密電阻組成，將參考電壓分成7級，分別為(2)電壓比較器：C1~C7若后者大于前者，電壓比較器輸出為1；否則輸出為0。各級參考電壓接于反相輸入端；輸入模擬電壓接于同相輸入端。1、三位并行A/D轉換器的組成※12圖9.2.4三位并行A/D轉換器7個正邊沿D觸發器構成；輸入為各電壓比較器的輸出。(4)編碼器：8/3線優先編碼器：輸入低電平有效；優先級別：I7→I1；三位反碼輸出。(3)寄存器：※132、工作原理圖9.2.4三位并行A/D轉換器VI=8VREF/1511110009VREF/157VREF/155VREF/15001設輸入電壓VI=8VREF/15對I3=0編碼→011的反碼→100※14

vI

CO1CO2CO3CO4CO5CO6CO7

D2D1D0

7VREF/15

vI9VREF/15

0001111100

9VREF/15

vI11VREF/15

0011111101

5VREF/15

vI7VREF/15

0000111011

3VREF/15

vI

5VREF/15000001101011VREF/15

vI13VR/15

011111111013VREF/15

vIVREF/15

1111111111

VREF/15

vI

3VREF/15

0000001001

0vIVREF/15

0000000000

表9.2.13位并行A/D轉換器輸入與輸出關系對照表※15+－C7C11DQ7+－C6C11DQ6+－C5C11DQ5+－C4C11DQ4+－C3C11DQ3+－C2C11DQ2+－C1C11DQ1線優先編碼器8/3???????????????????RRRRRRRR/2VREFvI115VREFVREF1315315VREFVREF1115CPD1D0D2C01C02C03C04C05C06C07I1I2I3I4I5I6I78/3線優先編碼器：輸入高電平有效；優先級別：I7→I1；三位原碼輸出。VREF915VREF715VREF515VI=8VREF/151111000仍設輸入電壓VI=8VREF/15對I4=1編碼→100001看另外一張圖：※163、電路特點：在并行A/D轉換器中，輸入電壓vI同時加到所有比較器的輸入端。如不考慮各器件的延遲，可認為三位數字量是與vI輸入時刻同時獲得的。所以它的轉換時間最短。（幾十納秒）

缺點：電路復雜，如三位ADC需7個比較器、7個觸發器、8個電阻。位數越多，電路越復雜。為了解決提高分辨率和增加元件數的矛盾，可以采取分級并行轉換的方法。單片集成并行比較型A/D轉換器的產品很多，如AD公司的AD9012(TTL工藝8位)、AD9002(ECL工藝，8位)、AD9020(TTL工藝，10位)等。※17若天平有四個砝碼共重15克，每個重量分別為8、4、2、1克。設待秤重量Wx=13克，可以用下表步驟來秤量：砝碼重第一次第二次第三次第四次加4克加2克加1克8克砝碼總重<待測重量Wx，故保留砝碼總重仍<待測重量Wx，故保留砝碼總重>待測重量Wx，故撤除砝碼總重＝待測重量Wx，故保留暫時結果8克12克12克13克結論9.2.3逐次比較型A/D1.工作原理:類似用天平秤重。※181)寄存器清零2)啟動負脈沖CP1移位寄存器最高位置1，其它位置0。經數碼寄存器將100…0D/A轉換器輸出vo=VREF/2。，9.2.51．組成框圖：

2．工作過程：※設A=6.84VVREF=-10V=5V100………0100………0000………0193)vo與vI比較，若vI≥VREF/2電壓比較器輸出1若vI<VREF/2電壓比較器輸出0存于寄存器的Dn-1位9.2.5※A=6.84V11VREF=-10V=5V＞5V1204)CP2移位寄存器次高位置1，其它低位置0，經數碼寄存器將*100…0D/A轉換器輸出vo=(3/4)VREF，vo=(1/4)VREF，9.2.5※010………0=7.5V110………0A=6.84VVREF=-10V121vo與vI比較，5)再將決定寄存器次高位Dn-2，9.2.5※＜7.5VA=6.84VVREF=-10V=7.5V010………依次類推得到輸出數字量。22圖9.2.68位逐次比較型A/D轉換器波形圖設vI=6.84V，VREF=-10V由此可見，經8個時鐘周期，得到A/D轉換的結果：D7~D0為10101111該數字量對應的模擬電壓為6.835937相對誤差僅為0.06%9.2.6※即完成一次轉換需要的時間：t=n?TCPTCP：時鐘脈沖周期逐次逼近A/D轉換器的特點：轉換精度高，轉換速度較慢。23對輸入模擬電壓和參考電壓分別進行兩次積分，把輸入電壓的平均值轉換成與之成正比的時間間隔，然后利用時鐘脈沖和計數器測出此時間間隔，則，計數結果即為相應的數字信號。9.2.4雙積分型A/D轉換器屬于間接型A/D(V-T型)基本原理:ppt25~31電路組成和工作原理P453~456※241．電路組成：Qn=0，S1接A端1，S1接B端積分器（A）過零比較器（c）時鐘控制門（G）n位二進制計數器（FF0~FFn-1）定時器FFn※9.2.8受控開關25（1）準備階段:控制電路提供清零信號，計數器清零，S2閉合，電容C放電至0，S2再開啟。（2）第一階段：定時積分（對VI積分）：t=0

時刻，Qn=0→S1接通A端，積分器從0開始負向積分，－過零比較器輸出高電平與門開啟計數器從0開始計數；

※9.2.82．工作過程：以vI為正直流電壓為例26第一次積分結束時，積分器的輸出電壓第一次積分時間為t=T1=2nTc經2n個時鐘脈沖后，計數器FF0~FFn-1清零→定時器輸出Qn=1→開關S1接通B端?！谝浑A段結束。※9.2.827即有：vo（t2）=－t=t1

時，S1接通B端，積分器對-VREF從VP開始正向積分，同時，計數器又從0開始計數（因為仍有vo＜0→vc=1），當t=t2

時vo≥0→vc=0→時鐘控制門G關閉→計數器停止計數。（3）第二階段：定壓積分（對-VREF積分）：※9.2.828——與輸入模擬量成正比T2=Tc設此期間計數器累計的時鐘脈沖數為即則第二次積分時間為中間變量T2=t2–

t1※9.2.829（4）休止階段：第二次積分結束，控制電路又使開關S2閉合，電容C放電，積分器回0，電路再次進入準備階段，等待下一次轉換。3、工作波形：※9.2.9304、說明：1）若取VREF=2n伏，則4）上述電路僅為基本電路，沒有包括控制電路等。即計數器所計的數在數值上等于被轉換的模擬電壓?！?）VREF與VI極性必須相反；3）VI＜VREF電路才能正常工作，否則計數器將溢出。312）由于兩次相反的積分采用同一積分器，所以元件參數變化對轉換精度的影響可以忽略。5、雙積分A/D轉換器的特點：1）有很強的抗工頻干擾的能力，尤其對周期等于T1或幾分之一T1的對稱干擾，理論上有無窮大的抑制能力。3）缺點：轉換速度較慢（幾十~幾百毫秒）。——在數字儀表中有非常廣泛的應用※321、分辨率：以輸出二進制代碼的位數表示。