本節內容MOS反相器電阻負載NMOS反相器采用晶體管作為負載器件的反相器CMOS反相器CMOS傳輸門傳輸門MOS管的特點：可控開關（柵極加控制信號）MOS管導通：使輸入信號傳導輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對稱性、雙向導通特性單個MOS管作為傳輸管NMOS傳輸門特性PMOS傳輸門特性CMOS傳輸門NMOS傳輸門Y=CA+CX一個MOS管可以看作一個可控開關(傳輸管)但Y和A之間差一個閾值電壓－閾值損失00.511.520.01.02.03.0Time[ns]Voltage

[V]xOutInNMOS可以傳輸弱1，強0PMOS可以傳輸弱0，強1NMOS傳輸門性能Vc=0，NMOS截止，不能傳輸傳輸高電平Vc=VDD、Vin=VDD=>VDS≥VGS-VT，所以NMOS工作在飽和區。對負載電容充電，輸出電壓上升、源漏電壓下降在Vout=VDD-VT時，溝道在源處夾斷，NMOS截止傳輸高電平有閾值損失傳輸低電平Vc=VDD、Vin=0，此時源漏交換。VGS-VT不變，而VDS在減小，所以NMOS經過飽和區、進入線性區導通，直到VDS=0NMOS傳輸門無損失傳輸低電平VcVinVoutCL原理圖NMOS可以傳輸弱1，強0傳輸門MOS管的特點：可控開關（柵極加控制信號）MOS管導通：使輸入信號傳導輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對稱性。雙向導通特性單個MOS管作為傳輸管NMOS傳輸門特性PMOS傳輸門特性CMOS傳輸門PMOS傳輸門性能Vc=VDD，PMOS截止，不能傳輸傳輸高電平Vc=0、Vin=VDD，VGS-VT不變，而VDS在減小，所以PMOS經過飽和區、進入線性區導通，直到VDS=0對負載電容充電PMOS傳輸門無損失傳輸高電平傳輸低電平Vc=0、Vin=0，此時源漏交換；VDS≤VGS-VT，所以PMOS工作在飽和區。對負載電容放電，輸出電壓下降、源漏電壓下降在Vout=-VT時，溝道在源處夾斷，PMOS截止傳輸低電平有閾值損失，不為零VcVinVoutCL原理圖PMOS可以傳輸弱0，強1兩傳輸管串聯Y=C1C2A+C1C2X兩傳輸管并聯Y=C1A+C2B+C1C2X+C1+C2X不定態不定態不定態傳輸門邏輯功能舉例ANDABFB0=ABA0BBF=ABBBAF=AB0特點：

靜態門，始終存在充放電通路一個有N個輸入的門只需N？個晶體管，可使面積減小，寄生電容減少。無靜態功耗?

無比

雙向ABBF=ABA+AB異或門NMOS傳輸門實現四選一多路器NMOS傳輸門陣列實現四選一多路器用NMOS傳輸門陣列實現全加器Sum=AiXORBiXORCi-1＝(A+B+Ci-1)!Ci+AiBiCi-1Ci=AiBi+AiCi-1+BiCi-1A=2.5VBC=2.5

VCLA=2.5VC=2.5VBM2M1Mn問題：下拉時pMOS可能關不斷！VB＝VDD－Vtn＝2.5V-Vtn由于襯偏效應VBS不為0，Vtn>|Vtp|LevelRestorerM1M2A=0MnMrxBOut=1off=0A=1Out=0on1解決辦法CMOS傳輸門注意：傳輸門的輸出不加以恢復不能用于輸入實現邏輯功能時要求無遺漏，避免不定態B=VDDOutM1yM2y=VDD-VTn1-VTn2A=VDDC=VDDx=VDD-VTn1GSGS靜態電路，輸出最終和VDD

或GND相連，但有閾值損失，弱1設計非常規整，只需調整輸入信號的排列順序實現XOR非常簡單，使用于全加器只要串聯的MOSFET不多，速度很快但需要產生互補的輸入信號差分傳輸門邏輯DPTLF=ABAABF=ABBBBAND/NANDAABF=A+BBF=A+BBBOR/NORAAF=ABF=ABBBXOR/XNORAAABABPTNetworkFABABInversePTNetworkFFF利用互補網絡可以實現互補的邏輯輸出課堂練習考慮圖所示，一個nFET的輸出用來驅動另一個nFET的柵。設VDD=5V，VTn=0.7V，求但輸入電壓為下列各值時的輸出電壓Vout？ （1）Va=5V，Vb=5V （2）Va=0.5V，Vb=4.5V （3）Va=3.3V，Vb=4.5V （4）Va=5V，Vb=2.2VVDDVaVbVout傳輸門MOS管的特點：可控開關（柵極加控制信號）MOS管導通：使輸入信號傳導輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對稱性。雙向導通特性單個MOS管作為傳輸管NMOS傳輸門特性（輸出高電平有閾值損失）PMOS傳輸門特性（輸出低電平有閾值損失）CMOS傳輸門（NMOS與PMOS的互補特性）CMOS傳輸門CMOS傳輸門由一對互補的MOS管并聯而成，圖4-16示出了傳輸門的結構和邏輯符號雙向傳輸當C=“1”時，兩個MOS管都導通，傳輸門處在導通狀態當C=“0”時，兩個MOS管都截止，傳輸門處在截止狀態控制電壓稱為時鐘脈沖控制電壓傳輸特性輸出高電平Vout≤-VTp，NMOS、PMOS處于飽和區-VTp≤Vout≤VDD-VTn，PMOS處于線性區；NMOS處于飽和區Vout≥VDD-VTn，NMOS截止；PMOS線性輸出低電平Vout≥VDD-VTn，NMOS、PMOS處于飽和區-VTp≤Vout≤VDD-VTn，NMOS處于線性區；PMOS處于飽和區Vout≤-VTp，NMOS線性；PMOS截止注意：MOS管所處工作狀態與所傳輸的電平有關！CMOS傳輸門的導通電阻CMOS傳輸門的電阻相當于NMOS電阻和PMOS電阻的并聯MOS管工作電壓特性曲線，可知MOS管在線性區域的電阻值很小，而在飽和時的電阻值很大對于CMOS傳輸門的導通電阻只考慮在兩個管子都工作在飽和區的情況例題：設一個CMOS傳輸門kn=kp=3.5×10-5A/V2。VTn=-VTp=1V，工作電壓為5伏，求此傳輸門的傳輸高電平的導通電阻？結論：傳輸門并不是一個理想開關CMOS傳輸門邏輯電路沒有閾值損失傳輸門的版圖多路復用器multiplexerGNDVDDIn1In2SSSSSSSIn2In1FFF=!(In1S+In2

S)異或門1010Y＝！BY＝B10課堂測驗：分析電路所完成邏輯？CBAO1O2CCCCVNV1ViVi+150505050CCCCReqReqReqReqVinVNV1ViVi+1VinN個傳輸門串聯相當于RC鏈時鐘控制和數據流控制Thold:傳輸門的維持時間設TG的維持時間為120ms，采用此TG門實現數據同步。那么用來控制數據流的最低時鐘頻率是多少？TG(On)TG(Off)ΦΦΦΦxY=xwY=xT<Thold傳輸門邏輯傳輸門可看作一個可控開關NMOS：高電平有閾值電壓的損失邏輯特點單個傳輸門：Y=CVin+CX兩個傳輸門的串聯：Y=C1C2Vin+C1C2X兩個傳輸門的并聯：Y=C1A+C2B+C1C2X+C1+C2X傳輸門邏輯電路設計多路選擇器Y=C0A0+C1D1+C2D2+C3D3全加器：在FPGA設計中的超前進位鏈結構CMOS傳輸門CMOS傳輸門的導通電阻兩個單溝道傳輸門導通電阻的并聯工作在飽和區的MOS管的電阻很大增大MOS管的W/L，減少柵氧化層厚度，降低閾值電壓和提高電源電壓襯底偏置效應在傳輸高電平時，NMOS的源和襯底之間電位差在傳輸地電平時，PMOS的源和襯底之間電位差導致閾值電壓上升，電流速度下降采用電路的改進（圖4-19）九管CMOS傳輸門當E端輸入高電平時，P1和n1、P3和n2組成的傳輸門導通當有高電平輸入時，n1管的襯底電壓和輸出電壓動態相等，可視為無襯底偏置效應作業一個NMOS的輸出用