第5章：微機存儲器主講老師：廉迎戰(zhàn)副教授

存儲器芯片第5章5.1概述5.2RAM5.3ROM5.4主存儲器5.1概述1、存儲器分類：存儲器是用來存儲計算機工作時使用的信息（程序和數(shù)據(jù)）的部件，有了存儲器計算機才有信息記憶功能。按定義存儲器可分為兩大類：內部存儲器（簡稱內存或主存）(程序和數(shù)據(jù))（半導體存儲器）；外部存儲器（簡稱外存）（存儲信息）（磁介質存儲器）。5.1概述

1、半導體存儲器的分類 按照信息的可保存性可分兩大類：只讀存儲器（ReadOnlyMemory）ROM；隨機存儲器（RandomAccessMemory）RAMROM

特點：只讀數(shù)據(jù)，斷電信息保留。為非易失性存儲器 分類：MSAKROM；EPROM；EEPROM。RAM

特點：可讀寫數(shù)據(jù)，斷電信息不保留。為易失性存儲器 分類：靜態(tài)

RAM；動態(tài)RAM。5.1概述1、半導體存儲器分類按照制造工藝方式分類：二種（TTL\MOS）5.1概述

1、半導體存儲器的分類 按照存取方式可分四大類：ROM:（只讀不能寫，用于存程序）RAM：（可讀寫數(shù)據(jù)，用于存數(shù)據(jù)）SAM：（順序存取存儲器）(用于做外部存儲器、磁帶等)DAM：（直接存取存儲器）(用于做外部存儲器、磁盤等)

5.1概述存儲器的性能指標易失性易失性是指電源斷開后，存儲器的內容是否丟失。只讀性如果某個存儲器中寫入數(shù)據(jù)后，只能被讀存儲容量 存儲芯片容量=存儲單元數(shù)M*單元位數(shù)N

（RAM以字節(jié)Byte為單位，容量為：1KB；IMB；1GB）存取時間 存取時間：指存儲器讀寫信號到完成讀出、寫入的操作時間。 存取周期：指CPU連續(xù)兩次讀、寫存儲器的最小間隔時間。功耗 功耗與速度成正比。可靠性

通常以平均無故障時間來衡量存儲器的可靠性。

5.1概述基本結構

組成：存儲體、地址譯碼器、讀、寫驅動電路、三態(tài)緩沖器及控制電路。

在微機系統(tǒng)，不管是8位,16位，32位機，都是以8位二進作為一個存儲單元。為了區(qū)分不同的存儲單元，每個內存單元都有一個地址。對內存進行寫、讀操作，都要給出地址來選擇具體單元，為了簡化選擇內存單元的譯碼電路，總是按照矩陣的形式來排列，這樣，就可以通過行選擇線和列選擇線確定一個內存單元。

ABCBDB地址譯碼器存儲矩陣讀/寫驅動電路三態(tài)數(shù)據(jù)緩沖器控制電路5.1概述基本結構

5.1概述控制形式

地址總線：A0~A19

數(shù)據(jù)總線：D0~D7/D0~D15

控制總線：-BHE、M/-IO、-RD、-WR（MIN）

-BHE、-MRDC、-MWDC（MAX）5，CPU與存儲器的連結1.)存儲器的基本結構(一片)地址譯碼驅動存儲體(矩陣)I/O電路讀/寫控制電路地址線數(shù)據(jù)線讀/寫信號（選擇片內各個單元）2).地址線的連結(地址線數(shù)目取決于芯片的容量)3).數(shù)據(jù)線的連結(數(shù)據(jù)線的數(shù)目取決于芯片的位數(shù)4).控制信號的連結(讀.寫.片選)ROM只連RD,RAM連RD和WE,(最小方式讀寫信號由CPU產生,最大方式由8288產生),片選信號由譯碼電路產生。5).CPU與存儲器連結注意的問題

(1)CPU總線的負載能力(2)CPU的時序與存儲器存取速度的配合*(3)譯碼電路設計（地址分配和片選）(4)位擴展,字擴展,位字擴展5.2RAM一、靜態(tài)RAM 靜態(tài)RAM結構和原理5.2RAM一、靜態(tài)RAM 靜態(tài)RAM結構和原理 靜態(tài)存儲器器件中，一位由6只MOS管組成，稱為一個存儲元

Q1和Q2構成觸發(fā)器，Q3和Q4分別作為Q1和Q2的負載電阻。Q1截止而Q2導通時的狀態(tài)稱為"1"。相反

的狀態(tài)稱為"0"。

讀出時，置選擇線為“1”，使Q5和Q6導通，從讀/寫線輸出原存的信息。

寫入時，寫入數(shù)據(jù)使讀/寫線呈相應電平（例如

寫"1"時，讀/寫線"1"為高電平，讀/寫線"0"為低電平），再使選擇線為高電平，于是觸發(fā)器被置為相應的狀態(tài)（寫"1"時，置為"1"狀態(tài)，即Q1截止Q2導通）。顯然，無論存儲元保存的信息是"1"還是"0",Q1至Q4的4只MOS管總有兩只處于導通狀態(tài)。

一個實際靜態(tài)RAM的例子靜態(tài)RAM6264

6264的引腳功能及操作6264芯片DIP288K*8RAM引腳:A0~A12;I/O0~I/O7;-CS;-OE;-WE工作方式：1）讀方式：-CS=-OE=02）寫方式：-CS=-WR=0-OE=13）輸出禁止：-CS=0-OE=-WR=14）未選中：-CS=1

6264RAM電路設計8088系統(tǒng)BUS000O&D0D7D0D7~~A0A0A1A1A12A12….….OEWECS1CS2MEMRMEMWA13A14A15A16A19......6264SAM最大方式+5V74LS30八輸入與非門做譯碼電路D0~D7數(shù)據(jù)線A0~A12地址線OE讀允許WE寫允許CS1=0CS2=16264選中工作7406若CPU改用8088CPU,SRAM還用6116

OO….OOOOCBAG1G2BG2AOOM/IOA19A14A13A12A11A0A10RDWRA0A10OEWECSCSY1Y0D0~D7D0~D7D0~D7….+5V地址:Y0接的芯片是00000H~007FFHY1接的芯片是00800H~00FFFH地址順序排列最大工作方式時:M/IO不要,G2A可接地,RD改為MEMRWR改為MEMW74L.靜態(tài)RAM（隨機讀/寫存儲器）。。A12A13A14A12A13A14+5VA19A15….….A0M/IOOOD0~D7D8~D15A1A11…...RDWRA0A10……..OEWECSCSY0Y0ABCG2AG2BG1G!G2BG2AABCM/IOBHE74LS13874LPU8086最小工作摸式74LS138八中選一譯碼器6116SRAM(2K×8bit)“0”“0”“0”“0”“0”“0”“1”“0”“0”“1”“1”“0”“0”“0”“0”地址:00000H~00FFFH共4K地址交叉排列

多芯片位擴展、字擴展、位字擴展若用2114（1K×4bit）組成1K內存（1K×8bit）位擴展D0D1D2D3D4D5D6D7D0D1D2D3D0D1D2D321142114A0A9A0A9......CSWR保證兩片同時選中一次讀寫一個字節(jié)(用兩片2114組成一個基本內存單元,字節(jié))若用6264(8K×8bit)組成16K內存

字擴展D0~D7D0~D762648K62648K譯碼電路A0A12A0A12......01保證兩片的地址連續(xù),若第一片:0H~1FFFH第二片:2000H~3FFFH共16K5.2RAM二、動態(tài)RAM 動態(tài)RAM結構和原理5.2RAM二、動態(tài)RAM 讀選擇線和寫選擇線是分開的，讀數(shù)據(jù)線和寫數(shù)據(jù)線也是分開的

寫操作時，寫選擇線為“1”，所以Q1導通，要寫入的數(shù)據(jù)通過Q1送到Q2的柵極，并通過柵極電容在一定時間內保持信息。

讀操作時，先通過公用的預充電管Q4使讀數(shù)據(jù)線上的分布電容CD充電，當讀選擇線為高電平有效時,Q3處于可導通的狀態(tài)。若原來存有"1",則Q2導通，讀數(shù)據(jù)線的分布電容CD通過Q3、Q2放電,此時讀得的信息為"0"，正好和原存信息相反；若原存信息為"0",則Q3盡管具備導通條件，但因為Q2截止，所以，CD上的電壓保持不變，因而，讀得的信息為"1"。可見，對這樣的存儲電路，讀得的信息和原來存入的信息正好相反,所以要通過讀出放大器進行反相在送往數(shù)據(jù)總線。一位動態(tài)RAM電路若用4K×1bit的DRAM組成16K內存位字擴展CS1WR/RDCS2CS3CS4WR/RDWR/RDWR/RDD0D1D7…………..8片…………..8片…………..8片…………..8片1組(4K×8bit)2組(4K×8bit)3組(4K×8bit)4組(4K×8bit)動態(tài)RAM21642164,4164的引腳功能及操作12345678161514131211109N.CDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A72164DRAM(64K*1bit)A0~A7地址線輸入引腳RAS:行地址鎖存信號CAS:列地址鎖存信號WE:寫允許信號

DIN:數(shù)據(jù)輸入端(寫)DOUT:數(shù)據(jù)輸出端(讀)

VCC:電源+5VN.C:空的引腳讀數(shù)據(jù)時:行地址加在A0~A7,再送RAS=0,列地址再加在A0~A7,再送CAS=0,保持WE=1,經(jīng)DOUT讀出保持WE=0,數(shù)據(jù)經(jīng)DIN寫入動態(tài)RAM使用舉例書上362頁多路轉換器A0~A7A8~A15A0A7RASCASWEWEWERD/WEDINDOUTDOUTDOUTDINDIND0~D7時序電路刷新電路74LS245~……...….64K×1八片D0D1D7動態(tài)RAM2164連接圖5.3ROMROM一旦有了信息，就不能輕易改變，也不會在掉電時丟失，它們在計算機系統(tǒng)中是只供讀出的存儲器。ROM器件有兩個顯著的優(yōu)點：

1．

結構簡單，所以位密度比可讀/寫存儲器高。

2．

具有非易失性，所以可靠性高。

ROM可以分為4種：

1．

掩膜ROM或者ROM。2．

可編程的只讀存儲器PROM(ProgrammableReadOnlyMemory)。

3．

可擦除可編程只讀存儲器EPROM(ErasableProgrammableReadOnlyMemory)。

4．

可用電擦除的可編程只讀存儲器EEPROM(ElectricallyErasableProgrammableReadOnlyMemory)。5.3ROM一．

掩膜ROM掩膜ROM是芯片廠家制造時生產確定，用戶無法修改。結構由MOS管構成。4*4ROM組成：注意：連接管子=0無連接管子=1

制造時二次光刻實現(xiàn)。 信息永久保存。單元D1D2D3D4001001100120011310005.3ROM二．可編程的只讀存儲器PROM(ProgrammableReadOnlyMemory)。

用戶編程一次的ROM，不能修改。結構由可熔金屬絲和MOS管構成。單PROM組成：

注意：熔絲連接=“1”

熔絲不連接=“0”

熔絲不能恢復。三、可擦除、可編程只讀存儲器EPROM1、EPROM的工作原理 特點：信息通過電荷分布實現(xiàn)，編程實際是一次電賀的注入過程。編程結束，由于絕緣層的包圍，注入電荷無法泄露。具有非易失性。 結構：2個MOS管組成。 編程： 高壓源和編程脈沖作用下， 電子注入浮柵，形成導電溝道，從而 S-MOS導通，輸出=0 字=1； 位=1；初始態(tài)為“1”。 恢復：用紫外線照射，恢復S-MOS.三、可擦除、可編程只讀存儲器EPROM2、2764芯片DIP288K*8工作方式：1）讀方式：VPP=VCC=+5V-CE=-OE=02）輸出禁止：-CE=0-OE=13）備用方式：-CE=1P功=25%4）編程方式：VPP=+12~24VCC=+5V-CE=0-OE=1-PGM=TTL負脈沖5）編程禁止：-CE=16）校驗：電源不變，-CE=0，-OE=0，-PGM=1：讀出數(shù)據(jù)效驗7）擦除:紫外線照20分鐘以上。三、可擦除、可編程只讀存儲器EPROM3、2764EPROM擴展OOORESETMEMRMEMROD0~D7A19A18A17A16A15A14A13A12A0G1G2AG2BCBAOOY0CED0D1A0A12OEGNDPGMVPPVCC+5V74LS1382764（8K×8bit） 8088CPU最大工作方式VPP編程電壓輸入PGM編程脈沖輸入&三，可擦除，可編程的ROM（EPROM）8086CPU與EPROM2764（8K×16bit）的連結OOO&OOOOOD0~D7D8~D15A0BHEA0A0A12A12……….………..A1A13………...CECEOEOED0D7….D0D7….G1G2BG2ACBAA16A15A14M/IORDA19A18A17Y7“1”“0”“1”“0”“0”“1”74LS1382764276474lS20CE：片選OE：讀允許四、可用電擦除、可編程只讀存儲器EEPROM1、EEPROM的工作原理 特點：信息可以按字節(jié)、頁、片擦除和編程，既可以在編程器上，也可以在目標系統(tǒng)中。常用于存儲系統(tǒng)參數(shù)或結果。具有非易失性。 結構：2個MOS管組成。 編程：在普通工作電壓作用下，可以實現(xiàn)編程。 恢復：用電擦除恢復. 存取方式： 并行方式 串行方式2、2864芯片DIP288K*8工作方式：1）讀方式：VCC=+5V-CE=-OE=02）維持：-CE=0-OE=13）備用方式：-CE=14）擦寫方式：VCC=+5V內部升VPP-CE=0-OE=1-WE=0R/-B=0時，先擦后寫，----RDY/B=1T=10MS3、FLASHMEMORY（閃存） 特點：EEPROM的特點，內部可自行產生編程電壓，采用塊、頁組織，提供快速的擦除。提供數(shù)據(jù)保護功能。 工作特點：內部已有命令、狀態(tài)寄存器，通過命令進入不同狀態(tài)。四，可用電擦除的，可編程的ROM（EEPROM）4、8088CPU與2864的連結O&OO……..…..A13A16A17A19….…..D0~D7A0A1A12MEMWMEMR…...D0D7...A0A1A12…..WEOECE可查詢或產生中斷READY/BUSY740674LS302864片選CE,讀允許OE寫允許WE(8K8*bit)5.4RAM的備份電源

A、備分的需要當用MOSRAM器件構成內存時，一旦電源有故障，就會造成信息的丟失。因此，應為系統(tǒng)配置一個備份電源。易失性的存儲器===非易失性的存儲器

B、備分原理在正常的情況下，由穩(wěn)壓電源對存儲系統(tǒng)供電．穩(wěn)壓電源的直流輸出電壓為Vcc，備份電池的額定電壓低于Vcc，所以，二極管D1導通，而D2截止．當發(fā)生掉電時，電容C立即開始放電，于是電容上的電壓低于電池電壓時，二極管D2導通，因而，由電池給存儲系統(tǒng)供電．

5.3RAM的備份電源

B、備份原理5.3RAM的備份電源C、備份電源電池選擇 因素決定：１．存儲器模塊所需要的電流；２．電池的供電特性；３．電池的大小，重量和價格；４．備份電源供電的最大時間范圍；存儲器模塊是由存儲器芯片和支持電路構成的，所以，整個模塊所需要的電流為：

（Nm*Pm+Ps)/V

Nm為存儲器芯片的數(shù)目 Pm為每個存儲器芯片的額定功耗 Ps為支持電路的全部功耗 V為供電電壓

5.4主RAM設計一、設計原則 １．芯片類型選擇類型容量功耗位數(shù)易失性可靠性２．RAM=CPU連接CPU=AB；DB；CB=RAMCPU的負載能力CPU是TTL門；RAM是MOS負載，增加緩沖器和驅動器。CPU與RAM的時序配合。（TW-等待時間）RAM空間地址分布。（全面考慮ROM、RAM等）RAM的片選問題。 片選：選芯片。 高位地址選片 字選：從芯片上選單元。 低位地址選字5.4主RAM設計3、RAM的片選兩種 A、線選 簡單直接。 B、地址譯碼 全譯碼(CPU高位地址全部參與譯碼) CPU=A19~A0 部分譯碼（CPU高位地址部份參與譯碼） CPU=A19~A12 譯碼芯片：邏輯電路與、或、非 譯碼器74LS138線選法：單片機的單根地址線直接接到外部電路芯片

（設備）的片選端。特點：接線簡單，地址重疊較多，地址空間沒有得到充分利用，當單片機外圍芯片較少時采用。譯碼法：用譯碼器將單片機的（高位）地址線進行譯碼，譯碼輸出信號作為外部電路芯片（設備）的片選信號。特點：需要硬件（譯碼器），電路稍復雜，但地址空間可以得到充分利用，地址重疊少。全譯碼：所有（高位）地址線全部參與譯碼，沒有地址重疊問題。部分譯碼：部分（高位）地址線全部參與譯碼，有部分地址重疊。譯碼方式比較什么時候會發(fā)生地址重疊—當存在未用到的地址線時發(fā)生。因為這些地址線可設為“1”，也可設為“0”。二、CPU與RAM連接

存儲器被組織為一個或多個按字節(jié)組織；RAM芯片位數(shù)為1、4、8且容量有限。RAM容量擴充

RAM擴充的方式：位、字擴充。

A、位擴充

A0~A19、-CS、-RD、-WR連接在一起。 數(shù)據(jù)線獨立分別連接在不同的D0~D15。

B、字擴充

A0~A19、D0~D15、-RD、-WR連接在一起。

-CS線分別連接在不同的芯片。RAM與總線連接 連接分：AB；CB；DBAB連接 低位地址直接連接；高位地址用于譯碼。確定RAM的地址空間。 DB連接 8088連接8位的RAM，8086連接高8位、低8位的RAM，CB連接8086最小模式：M/-IO（8088為IO/-M）、-RD、-WR、-BHE（8088無）

8086最大模式：-MRDC、-MWTC、-AMWC

可以直接連接到芯片，或參與譯碼5.4主RAM擴展二、CPU=RAM 擴展流程

A、CPU要求

B、RAM芯片情況，確定RAM空間

C、地址線： 低位地址：----形成基礎地址 高位地址：----決定其空間 片選控制信號：----地址+控制信號//地址信號

D、數(shù)據(jù)線：

D0~D7/D8~D15 E、控制線：

例5-1、圖8088系統(tǒng)的路線圖，試確定各芯片的地址空間。解：27128EPROM：16K，DIP28，D0-D7，A0-A13，-OE，-CE6264RAM：8K，DIP28，D0-D7，A0-A12，-OE，-WE，-CE12，1．確定芯片址：CPU={A0—A13}（低位地址）27128；A0-A13=0000H—3FFFH6264；A0-A12=0000H—1FFFH2．確定片選：CPU={A14—A19}（高位地址）-G2A-G2BG1CBA74LS138地址IO/-MA19A18A17A16A15A14YX0001