會計(jì)學(xué)1EDA數(shù)字設(shè)計(jì)之全加器解決方案1——傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法1.根據(jù)設(shè)計(jì)要求劃分功能模塊；2.確定輸入和輸出的關(guān)系，畫出真值表，寫出邏輯表達(dá)式；4.利用公式或卡諾圖進(jìn)行人工化簡；5.根據(jù)化簡后的邏輯表達(dá)式畫出電路原理圖；6.在面包板上進(jìn)行實(shí)驗(yàn)，驗(yàn)證電路的正確性；7.若無錯(cuò)誤，再在透明薄膜上用貼圖符號貼PCB圖；8.檢查后送制板廠制板；9.對PCB板進(jìn)行安裝、調(diào)試，若有大的錯(cuò)誤，修改設(shè)計(jì)，重復(fù)以上過程，重新制板。搭積木的方式！基于電路板的設(shè)計(jì)方法——采用固定功能的器件（通用型器件），通過設(shè)計(jì)電路板來實(shí)現(xiàn)系統(tǒng)功能第1頁/共67頁傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法特點(diǎn)采用自下而上（BottomUp）的設(shè)計(jì)方法采用通用型邏輯器件搭積木式的方式在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試主要設(shè)計(jì)文件是電路原理圖

第2頁/共67頁傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法的缺點(diǎn)效率低下——所有這一切，幾乎都是手工完成！設(shè)計(jì)周期很長；容易出錯(cuò)；芯片種類多，數(shù)量大，受市場的限制；設(shè)計(jì)靈活性差；產(chǎn)品體積大。第3頁/共67頁解決方案2——現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法首先在計(jì)算機(jī)上安裝EDA軟件，它們能幫助設(shè)計(jì)者自動(dòng)完成幾乎所有的設(shè)計(jì)過程；再選擇合適的PLD芯片，可以在一片芯片中實(shí)現(xiàn)整個(gè)數(shù)字系統(tǒng)。基于芯片的設(shè)計(jì)方法——采用PLD（可編程邏輯器件），利用EDA開發(fā)工具，通過芯片設(shè)計(jì)來實(shí)現(xiàn)系統(tǒng)功能。EDA軟件空白PLD+數(shù)字系統(tǒng)編程第4頁/共67頁現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法（續(xù)1）1.根據(jù)設(shè)計(jì)要求劃分功能模塊2.PLD開發(fā)（利用EDA工具）（1）設(shè)計(jì)輸入：采用原理圖或硬件描述語言（HDL），描述出輸入和輸出的邏輯關(guān)系，將整個(gè)原理圖或程序輸入到計(jì)算機(jī)中；（2）設(shè)計(jì)的編譯：EDA工具可自動(dòng)進(jìn)行邏輯綜合，將功能描述轉(zhuǎn)換為門級描述，或轉(zhuǎn)換成具體PLD的網(wǎng)表文件，將網(wǎng)表文件自動(dòng)適配到具體芯片中進(jìn)行布局布線；（3）功能仿真和時(shí)序仿真；（4）編程下載到實(shí)際芯片中，在實(shí)驗(yàn)臺上進(jìn)行驗(yàn)證；（5）在每一階段若有問題，可在計(jì)算機(jī)上直接修改設(shè)計(jì)，重復(fù)以上過程。第5頁/共67頁現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法（續(xù)2）3.設(shè)計(jì)包含PLD芯片的電路板（1）在計(jì)算機(jī)上利用EDA軟件畫電路原理圖；（2）進(jìn)行電氣規(guī)則檢查無誤后，自動(dòng)生成網(wǎng)表文件；（3）利用EDA軟件畫PCB圖，自動(dòng)布線；（4）自動(dòng)進(jìn)行設(shè)計(jì)規(guī)則檢查，無誤后輸出文件，制板。

優(yōu)點(diǎn)：效率高——所有這一切，幾乎都是借助計(jì)算機(jī)利用EDA軟件自動(dòng)完成！容易檢查錯(cuò)誤，便于修改；設(shè)計(jì)周期短、成功率很高；產(chǎn)品體積小。第6頁/共67頁現(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)方法通常采用自上而下（TopDown）的設(shè)計(jì)方法采用可編程邏輯器件在系統(tǒng)硬件設(shè)計(jì)的早期進(jìn)行仿真主要設(shè)計(jì)文件是用硬件描述語言編寫的源程序降低了硬件電路設(shè)計(jì)難度特點(diǎn)自行定義器件內(nèi)部的邏輯和引腳寫出真值表或狀態(tài)表→EDA開發(fā)工具自動(dòng)進(jìn)行邏輯綜合→模擬仿真→編程下載到PLD中基于芯片——采用PLD，利用EDA開發(fā)工具，通過芯片設(shè)計(jì)來實(shí)現(xiàn)系統(tǒng)功能。第7頁/共67頁什么是EDA技術(shù)？EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)的一種先進(jìn)的硬件設(shè)計(jì)技術(shù)！是立足于計(jì)算機(jī)工作平臺開發(fā)出來的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。計(jì)算機(jī)并口器件編程接口PCBBoardPLD編程目標(biāo)文件第8頁/共67頁EDA技術(shù)的范疇IC版圖設(shè)計(jì)PLD設(shè)計(jì)電路設(shè)計(jì)PCB設(shè)計(jì)模擬電路數(shù)字電路混合電路設(shè)計(jì)輸入邏輯綜合仿真編程下載本課程內(nèi)容！第9頁/共67頁學(xué)習(xí)EDA到底有什么用呢？真有趣，可以按自己的想法設(shè)計(jì)一個(gè)芯片！我也要參加全國大學(xué)生電子設(shè)計(jì)競賽！呀，畢業(yè)設(shè)計(jì)正好能用得上哎！原來在一個(gè)芯片里就可以設(shè)計(jì)一個(gè)完整的計(jì)算機(jī)系統(tǒng)呀！找工作時(shí)也算得上一技之長哦！第10頁/共67頁電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation，EDA）技術(shù)是以計(jì)算機(jī)科學(xué)和微電子技術(shù)發(fā)展為先導(dǎo)，匯集了計(jì)算機(jī)圖形學(xué)、拓?fù)溥壿媽W(xué)、微電子工藝與結(jié)構(gòu)學(xué)和計(jì)算數(shù)學(xué)等多種計(jì)算機(jī)應(yīng)用學(xué)科最新成果的先進(jìn)技術(shù)，它是在先進(jìn)的計(jì)算機(jī)工作平臺上開發(fā)出的一整套電子系統(tǒng)設(shè)計(jì)的軟件工具。從20世紀(jì)60年代中期開始，人們不斷開發(fā)出各種計(jì)算機(jī)輔助設(shè)計(jì)工具來幫助設(shè)計(jì)人員進(jìn)行集成電路和電子系統(tǒng)的設(shè)計(jì)，集成電路技術(shù)的不斷發(fā)展對EDA技術(shù)提出新的要求，并促進(jìn)了EDA技術(shù)的發(fā)展。EDA及其發(fā)展

●第一階段：計(jì)算機(jī)輔助設(shè)計(jì)（CAD階段）●第二階段：電子設(shè)計(jì)自動(dòng)化（EDA）階段●第三階段：電子設(shè)計(jì)自動(dòng)化（EDA）的發(fā)展階段第11頁/共67頁EDA工具電路仿真工具：

主要用于模擬電路和數(shù)字電路的仿真，常見的有SPICE／PSPICE、EWB、MULTISIM等；電路板級設(shè)計(jì)工具：

常見的有PROTEL、POWERPCB等；可編程器件開發(fā)工具：

常見的有MAXPLUSII、QUARTUSII、MATLAB／DSPBUILDER等。第12頁/共67頁EDA即電子設(shè)計(jì)自動(dòng)化技術(shù)，是利用計(jì)算機(jī)工作平臺，從事電子系統(tǒng)和電路設(shè)計(jì)的一項(xiàng)技術(shù)。

EDA技術(shù)為電子系統(tǒng)設(shè)計(jì)帶來了很大的變化：（1）設(shè)計(jì)效率提高，設(shè)計(jì)周期縮短；（2）設(shè)計(jì)質(zhì)量提高；（3）設(shè)計(jì)成本降低；（4）能更充分地發(fā)揮設(shè)計(jì)人員的創(chuàng)造性；（5）設(shè)計(jì)成果的重用性大大提高，省去了不必要的重復(fù)勞動(dòng)。EDA設(shè)計(jì)方法

第13頁/共67頁傳統(tǒng)設(shè)計(jì)方法vsEDA設(shè)計(jì)方法

傳統(tǒng)設(shè)計(jì)方法EDA設(shè)計(jì)方法自底向上手動(dòng)設(shè)計(jì)軟硬件分離原理圖設(shè)計(jì)方式系統(tǒng)功能固定不易仿真難測試修改模塊難移植共享設(shè)計(jì)周期長自頂向上自動(dòng)設(shè)計(jì)打破軟硬件屏障原理圖、HDL等設(shè)計(jì)方式系統(tǒng)功能易改易仿真易測試修改模塊可移植共享設(shè)計(jì)周期短第14頁/共67頁16本課程要學(xué)習(xí)的PLD設(shè)計(jì)EDA工具軟件

QuartusⅡ美國Altera公司自行設(shè)計(jì)的第四代PLD開發(fā)軟件可以完成PLD的設(shè)計(jì)輸入、邏輯綜合、布局與布線、仿真、時(shí)序分析、器件編程的全過程同時(shí)還支持SOPC（可編程片上系統(tǒng)）設(shè)計(jì)開發(fā)第15頁/共67頁QuartusⅡ簡介

QuartusⅡ提供了方便的設(shè)計(jì)輸入方式、快速的編譯和直接易懂的器件編程。能夠支持邏輯門數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。QuartusⅡ支持的器件有：StratixⅡ、StratixGX、Stratix、Mercury、MAX3000A、MAX7000B、MAX7000S、MAX7000AE、MAXⅡ、FLEX6000、FLEX10K、FLEX10KA、FLEX10KE、Cyclone、CycloneⅡ、APEXⅡ、APEX20KC、APEX20KE和ACEX1K系列。QuartusⅡ軟件包的編程器是系統(tǒng)的核心，提供功能強(qiáng)大的設(shè)計(jì)處理，設(shè)計(jì)者可以添加特定的約束條件來提高芯片的利用率。

第16頁/共67頁設(shè)計(jì)流程設(shè)計(jì)準(zhǔn)備設(shè)計(jì)輸入設(shè)計(jì)處理器件編程功能仿真時(shí)序仿真器件測試第17頁/共67頁

QuartusII軟件的設(shè)計(jì)過程主要包括：建立項(xiàng)目輸入設(shè)計(jì)電路（可采用不同方式）設(shè)計(jì)編譯設(shè)計(jì)仿真設(shè)計(jì)下載

QuartusⅡ設(shè)計(jì)流程介紹第18頁/共67頁QuartusⅡ設(shè)計(jì)流程

啟動(dòng)QuartusⅡ5.0雙擊桌面上的QuartusⅡ5.0圖標(biāo)或單擊開始按扭，在程序菜單中選擇QuartusⅡ5.0，可以啟動(dòng)QuartusⅡ5.0。其初始界面如圖所示。第19頁/共67頁

1．建立項(xiàng)目利用QuartusII提供的新建工程指南可以幫助我們很容易的建立一個(gè)工程：①在主菜單上選擇File\NewProjectWizard將彈出如下圖所示對話框。

QuartusⅡ設(shè)計(jì)流程

第20頁/共67頁

②在上圖中的第一個(gè)空白處需添入新建工程工作目錄的路徑，為便于管理，QuartusII軟件要求每一個(gè)工程項(xiàng)目及其相關(guān)文件都統(tǒng)一存儲在單獨(dú)的文件夾中。第二個(gè)空白處需添入新建的工程名稱。第三個(gè)空白處需添入的是工程的頂層設(shè)計(jì)實(shí)體名稱，要求頂層設(shè)計(jì)實(shí)體名稱和新建的工程名稱保持一致。③如上圖所示添好后，按Next按鈕，將會彈出加入文件對話框，如下圖所示。

QuartusⅡ設(shè)計(jì)流程

新建工程工作目錄的路徑新建的工程名稱工程的頂層設(shè)計(jì)實(shí)體名稱第21頁/共67頁

加入文件對話框：

第22頁/共67頁可以在File空白處選擇添入其他已存在的設(shè)計(jì)文件加入到這個(gè)工程中，也可以使用UserLibraryPathnames按鈕把用戶自定義的庫函數(shù)加入到工程中使用。完成后按Next按鈕進(jìn)入下一步。④下面彈出的是選擇可編程邏輯器件對話框，如下圖所示。選Yes，手動(dòng)選擇需要的器件，選No，則由編譯器自動(dòng)選擇。QuartusⅡ設(shè)計(jì)流程

第23頁/共67頁⑤在下一步彈出的對話框中通過選擇器件的封裝形式，引腳數(shù)目，以及速度級別來約束可選器件的范圍。如圖所示。器件設(shè)置對話框

QuartusⅡ設(shè)計(jì)流程

EP1K30TC144-3第24頁/共67頁⑥最后是由新建工程指南建立的工程文件摘要，顯示了上面的全部設(shè)置選項(xiàng)。至此，新工程建立完畢，在QuartusII設(shè)計(jì)軟件界面的頂部標(biāo)題欄將顯示工程名稱和存儲路徑。如下圖所示。QuartusⅡ設(shè)計(jì)流程

第25頁/共67頁2．輸入設(shè)計(jì)電路單擊標(biāo)題欄中的File→New對話框，如圖所示。

單擊New對話框的DeviceDesignFiles選項(xiàng)卡，Blockdiagram/schematicfile，選好后單擊【OK】按鈕，打開原理圖編輯器窗口。QuartusⅡ設(shè)計(jì)流程

第26頁/共67頁設(shè)計(jì)輸入

將所設(shè)計(jì)的電路的邏輯功能按照開發(fā)系統(tǒng)要求的形式表達(dá)出來的過程稱為設(shè)計(jì)輸入。設(shè)計(jì)輸入有如下三種方式：（1）原理圖輸入方式適用于對系統(tǒng)及各部分電路很熟悉的場合。（2）硬件描述語言輸入方式硬件描述語言是用文本方式描述設(shè)計(jì)，硬件描述語言有ABEL、AHDL、VHDL、Verilog等，其中VHDL和Verilog已成為IEEE標(biāo)準(zhǔn)。（3）波形輸入方式QuartusⅡ設(shè)計(jì)流程——

第27頁/共67頁在編輯窗中的任何一個(gè)位置上單擊鼠標(biāo)右鍵，在彈出的快捷菜單中選擇其中的輸入元件項(xiàng)Insert--Symbol，于是將彈出如下圖所示的輸入元件的對話框QuartusⅡ設(shè)計(jì)流程第28頁/共67頁選擇菜單File-SaveAs命令，將已設(shè)計(jì)好的原理圖文件取名并存盤在已為此項(xiàng)目建立的文件夾內(nèi)。QuartusⅡ設(shè)計(jì)流程

設(shè)計(jì)半加器第29頁/共67頁QuartusⅡ設(shè)計(jì)流程

將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件第30頁/共67頁QuartusⅡ設(shè)計(jì)流程

設(shè)計(jì)全加器頂層文件第31頁/共67頁3．設(shè)計(jì)編譯①編譯設(shè)置：利用QuartusII提供的編譯設(shè)置指南可以幫助我們很容易的進(jìn)行一個(gè)項(xiàng)目的編譯設(shè)置。在主菜單中選擇Assignments/CompilerSettingsWizard選項(xiàng)，將彈出一個(gè)對話框，要求輸入指定的編譯實(shí)體模塊和設(shè)定名字。②編譯設(shè)置好后，在主菜單中選擇Processing/StartCompilation對所設(shè)置的項(xiàng)目進(jìn)行編譯。③閱讀編譯報(bào)告：編譯后自動(dòng)生成的編譯報(bào)告如圖所示，它包含了怎樣將一個(gè)設(shè)計(jì)放到一個(gè)器件中的所有信息。有器件使用統(tǒng)計(jì)，編譯設(shè)置情況，底層顯示，器件資源利用率，狀態(tài)機(jī)的實(shí)現(xiàn)，方程式，延時(shí)分析結(jié)果，CPU使用資源。

QuartusⅡ設(shè)計(jì)流程

第32頁/共67頁QuartusⅡ設(shè)計(jì)流程

第33頁/共67頁QuartusⅡ設(shè)計(jì)流程

編譯報(bào)告:第34頁/共67頁4．設(shè)計(jì)仿真

QuartusII支持多種仿真輸入方法，它支持波形方式輸入，如：向量波形文件（.vwf）、向量文件（.vec）、列表文件（.tbl），也支持Testbench如：Tcl/TK腳本文件，同時(shí)也支持第三方的仿真工具的Verilog/VHDLTestbench。①Q(mào)uartusII仿真設(shè)置:利用QuartusII提供的仿真設(shè)置指南可以幫助我們快速進(jìn)行一個(gè)項(xiàng)目的仿真設(shè)置。在主菜單中選擇Assignments/SimulatorSettingsWizard選項(xiàng)，在彈出的對話框中，輸入指定的仿真實(shí)體模塊和設(shè)定名字。QuartusⅡ設(shè)計(jì)流程

第35頁/共67頁②建立仿真波形文件:在主菜單中選擇File/New選項(xiàng)，在彈出的New對話框中選擇OtherFiles選項(xiàng)中的VectorWaveformFile。③設(shè)置仿真參數(shù):設(shè)置仿真時(shí)間區(qū)域。對于時(shí)序仿真來說，將仿真時(shí)間軸設(shè)置在一個(gè)合理的時(shí)間區(qū)域上十分重要。通常設(shè)置的時(shí)間范圍在數(shù)十微秒間：

QuartusⅡ設(shè)計(jì)流程

第36頁/共67頁④將工程端口信號節(jié)點(diǎn)選入波形編輯器中。QuartusⅡ設(shè)計(jì)流程

第37頁/共67頁⑤編輯輸入波形(輸入激勵(lì)信號)。QuartusⅡ設(shè)計(jì)流程

第38頁/共67頁⑥存盤，并啟動(dòng)仿真QuartusⅡ設(shè)計(jì)流程

第39頁/共67頁⑦觀察仿真波形QuartusⅡ設(shè)計(jì)流程

第40頁/共67頁5、設(shè)計(jì)下載:①打開編程窗和配置文件。首先將實(shí)驗(yàn)系統(tǒng)和并口通信線連接好，打開電源。在菜單Tool中選擇Programmer，于是彈出如圖所示的編程窗。在Mode欄中有4種編程模式可以選擇：JTAG，PassiveSerial，ActiveSerial和In-Socket。為了直接對FPGA進(jìn)行配置，在編程窗的編程模式Mode中選JTAG(默認(rèn))，并選中打勾下載文件右側(cè)的第一小方框。注意要仔細(xì)核對下載文件路徑與文件名。如果此文件沒有出現(xiàn)或有錯(cuò)，單擊左側(cè)“AddFile”按鈕，手動(dòng)選擇配置文件f_adder.sof。

QuartusⅡ設(shè)計(jì)流程

第41頁/共67頁設(shè)置引腳：為了能對此全加器進(jìn)行硬件測試，應(yīng)將其輸入輸出信號鎖定在芯片確定的引腳上，編譯后下載。選擇Tools菜單中的Assignments項(xiàng)，即進(jìn)入如圖所示的AssignmentEditor編輯器窗。在Category欄中選擇Pin，或直接單擊右上側(cè)的Pin按鈕。

QuartusⅡ設(shè)計(jì)流程

第42頁/共67頁雙擊"To"欄的<<new>>，在出現(xiàn)的如圖所示的下拉欄中分別選擇本工程要鎖定的端口信號名；然后雙擊對應(yīng)的Location欄的<<new>>，在出現(xiàn)的下拉欄中選擇對應(yīng)端口信號名的器件引腳號，如對應(yīng)ain,選擇8腳。

QuartusⅡ設(shè)計(jì)流程

第43頁/共67頁

5、設(shè)計(jì)下載:②設(shè)置編程器。若是初次安裝的QuartusⅡ,在編程前必須進(jìn)行編程器選擇操作。這里準(zhǔn)備選擇ByteBlasterMV[LPT1]。單擊HardwareSetup按鈕可設(shè)置下載接口方式，在彈出的HardwareSetup對話框中，選擇Hardwaresettings頁，再雙擊此頁中的選項(xiàng)BytcBlaster之后，單擊Close按鈕，關(guān)閉對話框即可。這時(shí)應(yīng)該在編程窗右上顯示出編程方式：ytcBlaster[LPT1]。如果打開下所示的窗口內(nèi)“Currentlyselected”右側(cè)顯示NoHardware，則必須加入下載方式。即點(diǎn)擊AddHardware鈕，在彈出的窗中點(diǎn)擊OK，再在窗口中雙擊BytcBlaster，使“Currentlyselected”右側(cè)顯示BytcBlaster[LPT1]。

QuartusⅡ設(shè)計(jì)流程

第44頁/共67頁

QuartusⅡ設(shè)計(jì)流程

第45頁/共67頁

5、設(shè)計(jì)下載:③下載：單擊下載標(biāo)符Start按鈕，即進(jìn)入對目標(biāo)器件FPGA的配置下載操作。當(dāng)Progress顯示出100%，以及在底部的處理欄中出現(xiàn)“ConfigurationSucceeded”時(shí)，表示編程成功。注意，如果必要，可再次單擊Start按鈕，直至編程成功。④硬件測試：軟件下載成功后，測試已完成電路是否符合設(shè)計(jì)要求。QuartusⅡ設(shè)計(jì)流程

第46頁/共67頁模60的計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)建立圖形文件：打開QuartusⅡ5.0編輯器，選擇File/New命令，在DeviceDesignFile選項(xiàng)卡下選擇BlockDigram/SchematicFile，單擊OK按鈕。模為60的計(jì)數(shù)器原理圖QuartusⅡ設(shè)計(jì)應(yīng)用舉例

第47頁/共67頁最常用的工具菜單：Project（工程）：Assignment（資源分配）：Processing（操作）：Tools（工具）：QuartusⅡ設(shè)計(jì)說明

第48頁/共67頁關(guān)于FPGA/CPLD器件的配置當(dāng)在QuartusⅡ中完成設(shè)計(jì)后，就應(yīng)當(dāng)將所設(shè)計(jì)的電路下載到CPLD芯片中，結(jié)合用戶系統(tǒng)進(jìn)行統(tǒng)一的調(diào)試。CPLD編程下載的方式較多，按計(jì)算機(jī)的接口可分為：串口下載（BitBlaster或MasterBlaster）、并口下載（ByteBlaster）、USB接口下載（MasterBlaster或APU）等方式。按器件可分為：CPLD編程（MAX3000、MAX5000、MAX7000、MAX9000），F(xiàn)PGA下載（FLEX6000、FLEX8000、FLEX10K、ACEX1K、APEX20K），存儲器編程EPC1、EPC2等。第49頁/共67頁

針對CPLD器件不同的內(nèi)部結(jié)構(gòu)，Altera公司提供了不同的器件配置方式。Altera可編程邏輯器件的配置可通過編程器、JATG接口在線編程及Altera在線配置三種方式進(jìn)行。

Altera器件編程的連接硬件包括ByteBlaster并口下載電纜，ByteBlasterMV并口下載電纜，MasterBlaster串行/USB通信電纜，BitBlaster串口下載電纜。Altera公司提供的EPC1、EPC2、EPC16和EPC1441等PROM配置芯片。關(guān)于FPGA/CPLD器件的配置第50頁/共67頁ByteBlaster并口下載電纜連接示意圖第51頁/共67頁下載模式ByteBlaster并口下載電纜提供兩種下載模式：（1）被動(dòng)串行模式（PS模式）——用于配置FLEX10K、FLEX8000和FLEX6000器件；（2）JTAG模式——具有工業(yè)標(biāo)準(zhǔn)的JTAG邊界掃描測試電路（符合IEEE1149.1：1990標(biāo)準(zhǔn)），用于配置FLEX10K或?qū)AX9000、MAX7000S和MAX7000A器件進(jìn)行編程。第52頁/共67頁GW48-PK型EDA/SOC實(shí)驗(yàn)開發(fā)系統(tǒng)第53頁/共67頁GW48-PK系列實(shí)驗(yàn)開發(fā)系統(tǒng)使用說明1.閑置不