1、數字類集成電路測試探討集成電路測試基本原理簡介認識半導體測試設備半導體測試術語PMU對於OPEN/SHORT測試方式DC測試參數的方式FUNCTIONAL 測試參數方式測試成本挑戰與趨勢認識半導體測試設備1.晶圓（Wafers）-晶片（Dice）-封裝（Packages）2.自動測試設備（ATE）的總體認識3.負載板（Loadboards）、探測機（Probers）、 機械手（Handlers）和溫度控制單元（Temperature units）4.模擬、數字和存儲器測試每個die都被測試以確保它能基本滿足器件的特征或設計規格書（Specification），通常包括電壓、電流、時序和功能的驗

2、證。在一個Die封裝之后，需要經過生產流程中的再次測試。這次測試稱為“Final test”（即我們常說的FT測試）或“Package test”。商業用途（民品）芯片通常會經過0、25和75條件下的測試，而軍事用途（軍品）芯片則需要經過 -55、25和125。 測試系統用來驗證一片晶圓上的某個獨立的Die的正確與否，需要用ProbeCard來實現測試系統和Die之間物理的和電氣的連接，而ProbeCard和測試系統內部的測試儀之間的連接則通過一種叫做“Load board” 在CP測試中，Load board和Probe card一起使用構成回路使電信號得以在測試系統和Die之間傳輸,當Di

3、e封裝出來后，它們還要經過FT測試，這種封裝后的測試需要手工將一個個這些獨立的電路放入負載板（Load board）上的插座（Socket）里，這叫手工測試（hand test）或是和一種快速進行FT測試的方法是使用自動化的機械手（Handler）.1.儲存類測試機2.模擬器件測試機3.混合訊號測試機4.數字測試系統低端的測試機被用來測試低價格或者低性能的低端產品，通常是些管腳少、復雜度低的器件；一般運行于低于20MHz的時鐘頻率，且只能存儲少量的測試向量；用于小規模（SSI）或中規模（MSI）集成電路的測試。高端的測試機則是速度非?？欤〞r鐘頻率高）、測試通道非常多的測試系統；時鐘頻率通常會達

4、到400MHz，并能提供1024個測試通道；擁有高精度的時鐘源和百萬bit位的向量存儲器。它們被用于驗證新的超大規模（VLSI）集成電路，但是昂貴的成本阻礙了他們用于生產測試。而半導體測試工業普遍使用的是中高端的測試設備，它們擁有較好的性價比，在對測試成本非常敏感的半導體測試行業，這無疑是非常重要的。這類測試設備多運行在50-100MHz，提供256個測試通道，通常帶有一些可選的配置。數字測試系統 半導體測試術語1 DUT需要被實施測試的半導體器件通常叫做DUT（Device Under Test，我們常簡稱“被測器件”）。數字電路期間的引腳分為“信號”、“電源”和“地”三部分。信號腳，包括輸

5、入、輸出、三態和雙向四類，輸入：在外部信號和器件內部邏輯之間起緩沖作用的信號輸入通道；輸入管腳感應其上的電壓并將它轉化為內部邏輯識別的“0”和“1”電平。輸出：在芯片內部邏輯和外部環境之間起緩沖作用的信號輸出通道；輸出管腳提供正確的邏輯“0”或“1”的電壓，并提供合適的驅動三態：輸出的一類，它有關閉的能力（達到高電阻值的狀態）。雙向：擁有輸入、輸出功能并能達到高阻態的管腳。 電源腳，“電源”和“地”統稱為電源腳，因為它們組成供電回路，有著與信號引腳不同的電路結構。 VCC：TTL器件的供電輸入引腳。 VDD：CMOS器件的供電輸入引腳。 VSS：為VCC或VDD提供電流回路的引腳。GND：地，

6、連接到測試系統的參考電位節點或VSS，為信號引腳或其他電路節點提供參考0電位；對于單一供電的器件，我們稱VSS為GND。2.測試程序測試程序通常分為幾個部分，如DC測試、功能測試、AC測試等。DC測試驗證電壓及電流參數；功能測試驗證芯片內部一系列邏輯功能操作的正確性；AC測試用以保證芯片能在特定的時間約束內完成邏輯操作。程序控制測試系統的硬件進行測試，對每個測試項給出pass或fail的結果。Pass指器件達到或者超越了其設計規格；Fail則相反，器件沒有達到設計要求，不能用于最終應用。測試程序還會將器件按照它們在測試中表現出的性能進行相應的分類，稱為“分Bin”. 舉個例子，一個微處理器，如

7、果可以在150MHz下正確執行指令，會被歸為最好的一類，稱之為“Bin 1”；而它的某個兄弟，只能在100MHz下做同樣的事情，性能比不上它，但是也不是一無是處應該扔掉，還有可以應用的領域，則也許會被歸為“Bin 2”，賣給只要求100MHz的客戶。程序還要有控制外圍測試設備比如 Handler 和 Probe 的能力；還要搜集和提供摘要性質（或格式）的測試結果或數據，這些結果或數據提供有價值的信息給測試或設備工程師，用于良率(Yield)分析和控制。 3.測試程序用途Wafer Test 測試晶圓Package Test FT測試Quality Assurance Test 質量保證測試 4

8、.測試系統1.DC子系統包含有DPS（Device Power Supplies，器件供電單元） DPS為被測器件的電源管腳提供電壓和電流；2.RVS為系統內部管腳測試單元的驅動和比較電路提供邏輯0和邏輯1電平提供參考電 壓，這些電壓設置包括：VIL、VIH、VOL和VOH。3.這里先提及一個概念，“tester pin”，也叫做“tester channel”，它是一種探針，和Loadboard背面的Pad接觸為被測器件的管腳提供信號。當測試機的pins共享某一資源，比如RVS，則此資源稱為“Shared Resource”。PMU（精密測量單元，Precision Measurement

9、Unit）電路以進行精確的DC參數測試，一些系統的PMU也是per pin結構，安裝在測試頭（Test Head）中。4.高速的存儲器稱為“pattern memory”去存儲測試向量（pattern）。Test pattern實際上它就是一個二維的真值表稱測試向量”描繪了器件設計所期望的一系列邏輯功能的輸入輸出的狀態，測試系統從pattern memory中讀取輸入信號或者叫驅動信號（Drive）的pattern狀態，通過tester pin輸送給待測器件的相應管腳；再從器件輸出管腳讀取相應信號的狀態，與pattern中相應的輸出信號或者叫期望（Expect）信號進行比較。5.Timing分

10、區存儲有功能測試需要用到的格式、掩蓋（mask）和時序設置等數據和信息，信號格式（波形）和時間沿標識定義了輸入信號的格式和對輸出信號進行采樣的時間點。Timing分區從pattern memory那里接收激勵狀態（“0”或者“1”），結合時序及信號格式等信息，生成格式化的數據送給電路的驅動部分，進而輸送給待測器件。6.Special Tester Options部分包含一些可配置的特殊功能，如向量生成器、存儲器測試，或者模擬電路測試所需要的特殊的硬件結構7.The System Clocks為測試系統提供同步的時鐘信號，這些信號通常運行在比功能測試要高得多的頻率范圍.特別分析功能性PMU（Pr

11、ecision Measurement Unit，精密測量單元）用于精確的DC參數測量，它能驅動電流進入器件而去量測電壓或者為器件加上電壓而去量測產生的電流。驅動模式和測量模式（Force and Measurement Modes）在對PMU進行編程時，驅動功能可選擇為電壓或電流：如果選擇了電流，則測量模式自動被設置成電壓；反之，如果選擇了電壓，則測量模式自動被設置成電流。一旦選擇了驅動功能，則相應的數值必須同時被設置。驅動線路和感知線路（Force and Sense Lines） 為了提升PMU驅動電壓的精確度，常使用4條線路的結構：兩條驅動線路傳輸電流，另兩條感知線路監測（DUT）的電

12、壓。這緣于歐姆定律，大家知道，任何線路都有電阻，當電流流經線路會在其兩端產生壓降，這樣我們給到DUT端的電壓往往小于我們在程序中設置的參數。量程設置（Range Settings）邊界設置（Limit Settings）鉗制設置（Clamp Settings）圖顯示PMU驅動5.0V電壓施加到250ohm負載的情況，在實際的測試中，DUT是阻抗性負載，從歐姆定律I=V/R我們知道，其上將會通過20mA的電流。器件的規格書可能定義可接受的最大電流為25mA，這就意味著我們程序中此電流上限邊界將會被設置為25mA， 而鉗制電流可以設置為30mA五、管腳電路管腳電路（叫PinCard、PECard）

13、是測試系統資源部和待測期間之間的接口，它給DUT提供輸入信號并接收待測器件的輸出信號。l提供輸入信號的驅動電路 l 驅動轉換及電流負載的輸入輸出切換開關電路l 檢驗輸出電平的電壓比較電路 l與PMU的連接電路（點）l可編程的電流負載l 用于高速電流測試的附加電路 lPer pin 的PMU結構1.驅動單元（The Driver）2.電流負載單元（Current Load）3.電壓比較單元（Voltage Receiver）4.PMU連接點（PMU Connection）5.高速電流比較單元（High Speed Current Comparators）6.測試開發基本規則第三章PMU開路短路測

14、試 開短路測試（Open-Short Test），測試的目的和方法一.測試目的Open-Short Test也稱為Contact Test，用以確認在器件測試時所有的信號引腳都與測試系統相應的通道在電性能上完成了連接，并且沒有信號引腳與其他信號引腳、電源或地發生短路。Open-Short測試能快速檢測出DUT是否存在電性物理缺陷，如引腳短路、bond wire缺失、引腳的靜電損壞、以及制造缺陷等。另外，在測試開始階段，Open-Short測試能及時告知測試機一些與測試配件有關的問題，如ProbeCard或器件的Socket沒有正確的連接。二測試方法基于PMU的Open-Short測試是一種串行

15、（Serial）靜態的DC測試。首先將器件包括電源和地的所有管腳拉低至“地”（即我們常說的清0），接著連接PMU到單個的DUT管腳，并驅動電流順著偏置方向經過管腳的保護二極管 一個負向的電流會流經連接到地的二極管（圖3-1），一個正向的電流會流經連接到電源的二極管（圖3-2），電流的大小在100uA到500uA之間就足夠了。大家知道，當電流流經二極管時，會在其P-N結上引起大約0.65V的壓降，我們接下來去檢測連接點的電壓就可以知道結果了。 既然程序控制PMU去驅動電流，那么我們必須設置電壓鉗制，去限制Open管腳引起的電壓。Open-Short測試的鉗制電壓一般設置為3V當一個Open的管腳

16、被測試到，它的測試結果將會是3V。當然，Open-Short也可以使用功能測試（Functional Test）來進行。 poweron(bs) stbm(2MS); ifvm(100 UA, c3); limit(0.2V, 1.5V, r2); clp(4V); mpin(1-8 11-18); mtest(1, fbin2); ifvm(-100 UA, c3); limit(-1.5V, -0.2V, r2); mpin(1-8 11-18 ); mtest(1, fbin2);測試下方連接到地的二極管，用PMU抽取大約-100uA的反向電流；設置電壓下限為-1.5V，低于-1.5V（

17、如-3V）為開路；設置電壓上限為-0.2V，高于-0.2V（如-0.1V）為短路。此方法僅限于測試信號管腳（輸入、輸出及IO口），不能應用于電源管腳如VDD和VSS.測試上方連接到電源的二極管，用PMU驅動大約100uA的正向電流；設置電壓上限為1.5V，高于1.5V（如3V）為開路；設置電壓下限為0.2V，低于0.2V（如0.1V）為短路。此方法僅限于測試信號管腳（輸入、輸出及IO口），不能應用于電源管腳如VDD和VSS.第四章 DC測試參數的方式DC參數測試 n 歐姆定律等基礎知識 n DC測試的各種方法 n 各種DC測試的實現 n 各類測試方法的優缺點 基本術語 Hot Switchin

18、g熱切換Latch-up 閂鎖效應Binning是一個按照芯片測試結果進行自動分類的過程。在測試程序中，通常有兩種Binning的方式hard binning和soft binning. Hard binning Bin# 類別 01 100MHz下良品 02 75MHz下良品 10 Open-Short測試不良品 11 整體IDD測試不良品 12 整體功能測試不良品 13 75MHz功能測試不良品 14 功能測試VIL/VIH不良品 15 DC測試VOL/VOH不良品 16 動態/靜態IDD測試不良品 17 IIL/IIH漏電流測試不良品 DC測試與隱藏電阻 1.DC測試或驗證都是通過驅動電

19、流測量電壓或者驅動電壓測量電流實現的，其實質是測量電路中硅介質產生的電阻值。當測試模式為驅動電流時，測量到的電壓為這部分電阻上產生的電壓；與之相似，驅動電壓時，測量到的電流為這部分電阻消耗的電流。 2.按照器件規格書來設計半導體電路，基本上每條半導體通路的導通電壓、電路電阻等詳細的參數都已規定；整體傳導率也可能隨著器件不同的功能狀態而改變，而處于全導通、半導通和不導通的狀態。 3.在DC參數測試中歐姆定律用于計算所測試的電阻值，驗證或調試DC測試時，我們可以將待測的電路看作電阻來排除可能存在的缺陷，通過驅動和測量得到的電壓和電流值可以計算出這個假設電阻的阻抗。Parameter Descrip

20、tion Test Conditions Min Max Unit VOL Output Low Voltage VDD=Min, IOL=8.0mA 0.4 V 例如:VOL=0.4V，IOL=8.0mA 輸出電路驅動邏輯0時在輸出8mA電流情況下其上的電壓不能高于0.4V這樣一個規則。計算器件管腳上擁有的輸出電阻V=IR,R=50ohm其輸出電阻不能高于50ohm 。DC參數測試-VOH/IOHVOH指器件輸出邏輯1時輸出管腳上需要保證的最低電壓（輸出電平的最小值）；IOH指器件輸出邏輯1時輸出管腳上的負載電流（為拉電流）。測試目的 VOH/IOH測試實際上測量的是輸出管腳在輸出邏輯1時的

21、電阻，此測試確保輸出阻抗滿足設計要求，并保證在嚴格的VOH條件下提供所定義的IOH電流。 阻抗計算 VOH測試檢驗了器件當輸出邏輯1時輸出管腳輸送電流的能力，另一種檢驗這種能力的途徑則是測量邏輯1狀態時輸出端口的阻抗。如圖施加在等效電路中電阻上的壓降為E=4.75-2.4=2.35V，I=5.2mA，則R=E/I=452ohm，那么此輸出端口的阻抗低于452ohm時，器件合格。註:1）使用VDDmin作為此測試最差情形； 2）IOH是拉出的電流，對測試機來說它是負電流；3）測試時需要設置電壓鉗制。Parameter Description Test Conditions Min Max Uni

22、t VOH Output High Voltage VDD=4.75V, IOH= -5.2mA 2.4 V DC參數測試-VOL/IOLVOL指器件輸出邏輯0時輸出管腳上需要壓制的最高電壓（輸出電平的最大值）；IOL指器件輸出邏輯0時輸出管腳上的負載電流（為灌電流）。測試目的 VOL/IOL測試實際上測量的是輸出管腳在輸出邏輯0時的電阻，此測試確保輸出阻抗滿足設計要求，并保證在嚴格的VOL條件下吸收所定義的IOL電流。 Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=4.75V, IO

23、L= 8.0mA 0.4 V 阻抗計算 VOL測試檢驗了器件當輸出邏輯0時輸出管腳吸收電流的能力，另一種檢驗這種能力的途徑則是測量邏輯0狀態時輸出端口的阻抗。如圖4施加在等效電路中電阻上的壓降為E=VOL-VSS=0.4V，I=8mA，則R=E/I=50ohm，那么此輸出端口的阻抗低于50ohm時，器件合格 註: 1）使用VDDmin作為此測試最差情形； 2）IOL是灌入的電流，對測試機來說它是正電流； 3）測試時需要設置電壓鉗制。 DC參數測試-Gross IDDIDD的定義包括流過Drain to Drain（CMOS D極）的電流；Drain to GND的電流Drain的leakage

24、電流等等。普遍認為最符合實際的定義應該是：IDD的測試分動態和靜態兩種電流，動態IDD是器件在正常工作時，Drain對GND的漏電流，靜態IDD是器件在靜態時Drain對GND的漏電流。 理論講Drain對Source是高阻的狀態，如圖在D-S沒有正向偏置，G-S反向偏置，導電溝道打開后，D到S才會有電流的流過，但實際上由于自由電子的存在，自由電子的附著在SiO2和N+，導致D-S有漏電流，此漏電流就是IDD。在COMS電路中稱為IDD， 這里我們先講講器件上的IDD之和Gross IDD，它的意義在于在Open-Short測試之后，盡早地挑選出功耗較大的電路，因為功耗較大意味著器件存在結構缺

25、陷，或者已經損壞。一般說來，器件的Gross IDD越大，其功耗越大。 Gross IDD測試方法Gross IDD測試在CP測試中肯定存在，在FT測試中也可能包含，它測量的是流入VDD管腳的電流。Reset器件或者將所有的輸入管腳設置為固定的狀態低或者高，VIL設置為0V，VIH設置為VDD；所有的輸出管腳與負載斷開輸出電流會增加IDD的測量值從而引起誤判。其次，正確地并且盡可能簡單地預處理相應的功能，使器件進入穩定的狀態。接下來就是測量進入器件的整體供電電流了，電流超出界限則表示功耗過大、器件失效，直接退出測試并被丟棄。 初次開發時，如果發現IDD測試很大，建議用萬用電表測量沒有放IC時，

26、測試socket 上電源到地的電阻，如果電阻比較小，說明你焊接可能導致有些虛短，要查下電路；其次在電源端加上VDD，看是否電壓有被拉下的情況。還有通常VDD pin 會放置bypass電容，電容的作用是濾波，濾掉高頻的成分，但是電容有時也會影響IDD的測試，比如電容被擊穿，電容過大但DELAY時間給的不夠，導致電壓在沒有上升到VDD的時候進行測量。還有IC與測試座接觸不好的時候，也會導致IDD較大。 阻抗計算 Gross IDD測量的是器件VDD和地之間的總的阻抗，例如VDD定義在5.25V、IDD上限限制在45mA，則我們通過歐姆定律就可以知道器件所允許的最小阻抗。如圖4-9的等效電路，我們

27、可以知道邊界情況相當于測試了一個117ohm的電阻。 1. 電流在正常范圍，測試通過； 2. 電流高于上限，測試不通過； 3. 電流低于下限，測試不通過 備註:當測試不通過的情況發生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，測試結果應該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Loadboard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精確點的電阻代替器件去驗證測試機的結果的精確度。 注：0電流在datalogger中可能顯示的不是0.0，對于不同的量程，有著相應的分辨率，

28、如對于20mA的量程，它的0電流顯示在datalogger上也許就是0.01mA DC參數測試-Static IDDIDD Static Current 靜態指器件處于非活動狀態，IDD靜態電流就是指器件靜態時Drain到GND消耗的漏電流。靜態電流的測試目的是確保器件低功耗狀態下的電流消耗在規格書定義的范圍內，對于依靠電池供電的便攜式產品的器件來說，此項測試格外重要。下表是一個靜態電流參數的例子： Parameter Description Test Conditions Min MaxUnits IDD Static PowerSupply Current VDD=5.25V Input=

29、VDD Iout=0 +22uA 測試方法 靜態IDD也是測量流入VDD管腳的總電流，與Gross IDD不同的是，它是在運行一定的測試向量將器件預處理為已知的狀態后進行，典型的測試條件是器件進入低功耗狀態。測試時，器件保持在低功耗裝態下，去測量流入VDD的電流，再將測量值與規格書中定義的參數對比，判斷測試通過與否。VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結果，這些參數必須嚴格按照規格書的定義去設置 圖.靜態電流測試 阻抗計算 靜態電流測試實際上測量的也是器件VDD和GND之間的阻抗，當VDD電壓定義在5.25V、IDD上限定義在22uA，根據歐姆定律我們能得到可接受的最小阻

30、抗，如圖最小的阻抗應該是238.636歐姆。 故障尋找 靜態電流測試的故障尋找和Gross IDD大同小異，datalog中的測試結果也無非三種： 1. 電流在正常范圍，測試通過； 2. 電流高于上限，測試不通過； 3. 電流低于下限，測試不通過。 Datalog of: Static IDD Current using the PMUPin Force/rng Meas/rng Min Max Result VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS 在單顆DUT上重復測試時，靜態電流測試的結果應該保持一致性，且將DUT拿開再放回重測的結果也應該是

31、一致和穩定的。DC參數測試-IDDQ & Dynamic IDDIDDQ IDDQ是指當CMOS集成電路中的所有管子都處于靜止狀態時的電源總電流。IDDQ測試目的是測量邏輯狀態驗證時的靜止（穩定不變）的電流，并與標準靜態電流相比較以提升測試覆蓋率。IDDQ測試運行一組靜態IDD測試的功能序列，在功能序列內部的各個獨立的斷點，進行6-12次獨立的電流測量。測試序列的目標是，在每個斷點驗證驗證總的IDD電流時，盡可能多地將內部邏輯門進行開-關的切換 .*IDD Dynamic Current 動態指器件處于活動狀態，IDD動態電流就是指器件活動狀態時Drain到GND消耗的電流。動態電流的測試目的

32、是確保器件工作狀態下的電流消耗在規格書定義的范圍內，對于依靠電池供電的便攜式產品的器件來說，此項測試也是很重要的。下表是一個動態電流參數的例子 .Parameter Description Test Conditions Min MaxUnits IDD Dynamic PowerSupply Current VDD=5.25V f=fMAX=66MHz18mA 測試方法 動態IDD也是測量流入VDD管腳的總電流，通常由PMU或DPS在器件于最高工作頻率下運行一段連續的測試向量時實施，測量結果與規格書中定義的參數對比，判斷測試通過與否。與靜態IDD測試相似，VIL、VIH、VDD、向量序列和輸

33、出負載等條件會影響測試結果，這些參數必須嚴格按照規格書的定義去設置。 圖動態電流測試 阻抗計算 動態電流測試實際上測量的是器件全速運行時VDD和GND之間的阻抗，當VDD電壓定義在5.25 V、IDD上限定義在18mA，根據歐姆定律我們能得到可接受的最小阻抗，如圖最小的阻抗應該是292歐姆。 故障尋找 動態電流測試的故障尋找和Gross IDD也是大同小異，datalog中的測試結果也無非三種： 1.電流在正常范圍，測試通過； 2.電流高于上限，測試不通過； 3.電流低于下限，測試不通過。 當測試不通過的情況發生，找非器件的原因：將器件從socket上拿走，運行測試程序空跑一次，和GrossI

34、DD及靜態IDD一樣，測試結果應該為0電流；如果不是，則表明有器件之外的地方消耗了電流，例一步步找出測試硬件，比如移走Loadboard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精確點的電阻代替器件去驗證測試機的結果的精確度DC參數測試- IIL / IIHParameter Description Test Conditions Min MaxUnits IIL，IIHInput Load Current VDD=5.25V VssVinVDD-1010uA IIL是驅動低電平（L）時的輸入（I）電流（I），IIH則是驅動高電平（H）時的輸入（I）電流（I）。下表是256 x

35、4靜態RAM的IIL/IIH參數說明： 測試目的 IIL測試測量的是輸入管腳到到VDD的阻抗，IIH測量的則是輸入管腳到VSS的阻抗。此項測試確保輸入阻抗滿足參數設計要求，并保證輸入端不會吸收高于器件規格書定義的IIL/IIH電流。另外，這也是驗證和發現COMS工藝制程中是否存在問題的好方法。 串行（靜態）測試法 進行IIL測試時，首先電源端施加VDDmax，所有的輸入管腳通過Pin Driver施加VIH預處理為邏輯1狀態；接著通過切換將DC測量裝置（如PMU）連接到待測的管腳，驅動低電平輸入，測量其電流并與期間規格書中定義的IIL邊界進行比較；完成后再切換到下一個待測引腳。這個過程不斷重復

36、直到所有的輸入管腳均完成測試 進行IIH測試時，首先電源端施加VDDmax，所有的輸入管腳通過Pin Driver施加VIL預處理為邏輯0狀態；接著通過切換將PMU連接到待測的管腳，驅動高電平輸入，測量其電流并與期間規格書中定義的IIH邊界進行比較；完成后再切換到下一個待測引腳。這個過程不斷重復知道所有的輸入管腳均完成測試。與IIL不同之處在于，IIH測試要求電壓鉗制，測試時要確認VDD、Vin及IIL/IIH limit等的設置正確。 *在對某個管腳進行測試時，IIL測試和IIH 測試是交替而獨立進行的，先驅動低電平測量電流，再驅動高電平測量電流，然后管腳在下一個管腳測試前恢復為最初的狀態。

37、*串行靜態測試的優點在于，可以單獨地每一個管腳上的電流；另外，因為被測的管腳與其它輸入管腳接受的電平不一樣，故管腳與管腳之間的漏電流路徑都會顯現。缺點也是有的，那就是測試時間的增加。備註:對于一些類型的DUT，將所有輸入設置為低或者高也許會引起一些問題，如將器件帶入未知狀態，這需要事先對待測器件的功能真值表進行確認。還要注意的是，其他雙向IO管腳在進行IIL/IIH測試時可能會意外打開，如果這些引腳由測試機驅動，高的IDD電流可能引起DUT內部供電電壓低于輸入測試電壓，以便輸入保護裝置吸收多出的電流；如果DUT是CMOS工藝，就算這些雙向IO管腳處于懸空狀態，依然有高電流產生的可能。解決方法是

38、，在這些管腳上加上輸出負載，把它們固定成邏輯1或邏輯0電平，這樣即使它們打開了，電流也被負載電路給限制了阻抗計算 當管腳上施加的是VDD電平，IIL/IIH測試實際上測量的是此管腳到VSS的阻抗；相反，當管腳上施加的是VSS電平，IIL/IIH測試實際上測量的則是此管腳到VDD的阻抗。通過施加電壓測量電流，我們可以根據歐姆定律計算出其輸入阻抗。器件的規格書定義了輸入管腳施加VDDmax電壓下允許流入管腳的最大電流，從中我們可以得出器件必需具備的最小輸入阻抗。如圖情況下，輸入阻抗必須大于525Kohm測試才會通過。 并行測試法 有些測試系統擁有per pin PMU的架構，這允許它進行并行的漏電

39、流測試。所謂并行就是所有的輸入管腳同時而獨立地施加電壓并進行電流測量驅動邏輯1到所有的輸入管腳，同時測量它們的電流；接著驅動邏輯0到所有的輸入管腳，再去測量它們的電流。測量的結果與程序中設定的邊界相比較以判斷器件通過與否。 并行漏電流測試的優點在于其速度快，所有的待測管腳同一時間測試完畢，節省了大量測試時間。缺點有二，一是因為所有管腳同時施加相同的電平，管腳間的漏電流難以發現；二是要求測試機擁有per pin PMU結構，增加了硬件成本。 集體測試法 部分測試系統能夠進行集體漏電流測試（群測），就是單個的PMU連接到所有的輸入管腳，在同一時間測量整體的電流：驅動所有輸入管腳到邏輯1點平，測量總

40、電流；再驅動所有輸入管腳到邏輯0點平，測量總電流。測量的結果與程序中設定的邊界相比較以判斷器件通過與否。 集體測試法的電流邊界是基于器件規格書中的單獨管腳的限定而設置的，如求和。如果實際測量的電流值，則我們通常需要按照前面介紹的串行/靜態測試法對每個管腳進行獨立的測試。群測法對COMS器件的測試效果較好，因為COMS器件的輸入阻抗較高，通常我們測得的都是0電流，如果有異常，表現很明顯。部分情況下不能使用群測法，如有特定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。 群測法的優點自不必說，能在短時間內迅速地進行漏電流的測試而不必強調per pin PMU結構，算是融合了串行和并

41、行各自的優點；但是有缺點也是必然的：測試對象有限，只能運用于高輸入阻抗的器件；單獨管腳的漏電流無法知道；出現fail的情況必須用串行/靜態測試法重新測試。第四章.DC參數測試- Resistive Input & Output Fanout輸入結構高阻/上拉/下拉 一些特定類型的輸入管腳會有上拉、下拉或其他的阻抗性關聯電路，器件的規格書中可能會定義其電流的范圍，例如80pA到120uA，此范圍表明設計人員對這個管腳在規格書中規定的條件下的電流值期望在100uA左右。既然每個管腳可能吸收的電流不盡相同，那么就要對他們進行獨立測試，集中測試法就不能在這里使用了，推薦的是并行測試法，有效而迅速。阻抗

42、性輸入也可能影響器件的IDD電流，這取決于每個輸入管腳上施加的電平。CMOS電路輸入類型輸出扇出 扇出指的是器件單個的輸出管腳驅動（或控制）下游與之連接的多個輸入管腳的能力，其根本還是輸出電壓和電流的參數。 前面我們單獨地說了些輸入和輸出的一些參數，如IIL/IIH、VOL/IOL、VOH/IOH，現在我們來看看應用電路的設計工程師如何使用這些參數。圖4-20顯示了器件輸入和輸出各項參數的關系。在大多數的應用中，各種各樣的芯片通過直接的互聯完成相互間的通信，這意味著器件的某個輸出管腳將會連接到一個或幾個其他器件的一個或多個輸入管腳。 需要將一系列的器件運用于同一個系統的應用工程師需要知道每個輸

43、入管腳的電壓和電流要求以及每個輸出管腳的電壓和電流驅動能力，這些信息在器件的規格書中會定義，我們測試程序要做的就是提供合適的測試條件，測試器件以保證滿足這些已經公布的參數的要求。上面是規格書的例子： Parameter Description Test Conditions Min MaxUnits VOH Output HIGH Voltage VCC = 4.75V, IOH = -2.6mA 2.4 V VOL Output LOW Voltage VCC = 4.75V, IOL = 24.0mA 0.4V IIL Input Low Load Current Vin = 0.4V -

44、800 A IIH Input High Load Current Vin = 2.4V 150A TTL和CMOS電路的扇出是不同的，多數CMOS電路擁有高阻抗的輸入結構，其扇出實際上是不受限制的，換句話說，只要時間上足夠，一個CMOS的輸出能驅動任意多的CMOS的輸入。CMOS的輸入如同電容，越多的輸入連到一起，電容值越大。驅動這個大“電容”的前端的輸出就需要足夠的時間對其進行沖放電邏輯0到1的轉換時，充電將電平拉高至VIH；1到0的轉換時，則放電將電平拉低至VIL。同樣，在測試時器件的輸出要克服測試系統輸入通道上的寄生電容。第四章.DC參數測試- High Impedance Curre

45、nts, IOZH/IOZL高阻電流（High Impedance Currents, IOZH/IOZL） IOZL指的是當一個低電平（L）施加在一個處于高阻態（Z）的輸出管腳（O）上，管腳上產生的漏電流（I）；與之相似，IOZH指的是當一個高電平（H）施加在一個處于高阻態（Z）的輸出管腳（O）上，管腳上產生的漏電流（I）。 測試目的 IOZ測試的目的是確保器件輸出管腳被預置為高阻態時，其輸出阻抗足夠高，或者說管腳能處于“關閉”狀態。IOZL測試測量的是處于高阻態時輸出管腳到VDD的阻抗，IOZH測試測量的則是輸出管腳到GND的阻抗。它們實質上是確定輸出管腳關閉時的阻抗滿足設計要求，以保證管

46、腳上不會產生高于規格書定義的漏電流。這也是發現CMOS器件制程缺陷的好方法。下表是IOZ定義的例子： Parameter Description Test Conditions Min MaxUnits IOZ Output Current High-Z VSS , Vout VDD = 5.25V Output Disabled -2.0 +2.0 uA 測試方法 1、 串行/靜態測試法實施IOZ測試時，施加VDD，運行將器件管腳預處理到高阻態的向量。DC測試系統（如PMU）依次驅動高電平和低電平到某個待測管腳，測量電流值，然后將測量值與規格書中的邊界值相比較，并判斷測試通過與否。此過程不斷

47、重復直到所有的高阻態管腳均測試完畢。測試時確定VDD、VOZ（voltage applied to the output）施加正確，并檢查程序中電流邊界設定正確與否；此項測試要求設定電流鉗制。 與之前的DC類測試相似，串行測試法的優點在于能夠獨立測試每個管腳，缺點也是測試時間的問題。 2、 并行測試法 一些測試系統擁有并行DC測試的能力，如per pin PMU結構的測試系統，用它們進行IOZ測試則簡單的多：施加VDD，運行預處理向量，先向所有的待測管腳同時施加低（或高）電平，測量電流值，并將測量值與規格書定義的測試邊界相比較，判斷測試通過與否；再同時施加高（或低）電平，重復上一操作。 優缺點

48、相信大家都清楚：節省了測試時間，但是測試系統本身成本高 注：a. 之前提到的集體測試法不能運用于IOZ測試。 b. 測試前仔細閱讀相關文檔，確定哪些管腳需要測試。 c. VDD施加VDDmax ；施加到管腳的電平，高對應VDDmax，低對應0V 阻抗計算 前面說過，IOZ測試的實質是測量高阻態下的輸出管腳的相關阻抗。由歐姆定律R=V/I可知，圖中的最小阻抗為2.625Mohm，當實際阻抗低于此值，測試將會fail. 一般來說，CMOS器件的輸出阻抗范圍在20M-50Mohm之間，因此高阻態下的輸出阻抗會更高，基本上遠遠高于器件規格書中的定義值。當測試不通過的情況發生，我們首先要找找非器件的原因

49、：將器件從socket上拿走，運行測試程序空跑一次，測試結果應該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，這和我們之前介紹的電流類測試是一致的。故障尋找 打開datalogger觀察IOZ測量結果，測試某個器件后，其測試結果不外乎以下三種情況： 1 電流在正常范圍，測試通過； 2. 電流高于上限或低于下限，測試不通過，但是電流在邊界附近或在機臺量程之內，偏差較??； 3. 電流高于上限或低于下限，測試不通過，且電流不在邊界附近或在機臺量程之外，偏差較大。第四章.DC參數測試- IOS test輸出短路電流（output short ci

50、rcuit current） 輸出短路電流（IOS），顧名思義，就是輸出端口處于短路狀態時的電流。下面是一款器件的規格書中關于IOS的部分： Parameter Description Test Conditions Min MaxUnits IOS Output Short Circuit Current Vout = 0VVDD = 5.25V *Short only 1 output at a time for no longer than 1 second -85 -30 mA 測試目的 IOS測試測量的是，器件的輸出管腳輸出邏輯1而又有0V電平施加在上面的時候，輸出管腳的阻抗。此項測

51、試確保當器件工作在惡劣負載條件下其輸出阻抗依然能滿足設計要求，并且在輸出短路條件下其電流能夠控制在預先定義的范圍內。這個電流表征器件管腳給一個容性負載充電時可提供的最大電流，并且此電流值可用于計算輸出信號的上升時間。 測試方法 測試IOS，以VDDmax作為器件的VDD電壓。首先對芯片進行預處理，使其待測的管腳均輸出邏輯1。然后由DC測試單元（如PMU）施加0V電壓到其中的某根單獨的輸出管腳，接著測量電流并將測量值與器件的規格書相比較，這一過程不斷重復直到所有待測管腳測試完畢。器件規格書通常會標識管腳允許短路的最大時間以防止器件過熱損毀，具體內容，注意規格書中相關環節中“*”、“Notes”、

52、“Maximum Ratings”等字樣所給出的信息。 避免熱切換 IOS測試要求細致的程序規劃以避免惹切換。前面說過，器件輸出被預處理為邏輯1，器件輸出的電壓將在VOH和VDD之間。一旦PMU驅動0V電壓然后再短接到器件輸出上，因為存在電壓差，高電流將隨之產生，熱切換的問題也就隨之而來。 正確的操作方法是，先設定PMU為電壓測量模式，保持0電流，然后連接到待測的輸出管腳，測量器件的VOH電壓并記錄。接著斷開連接，設定PMU驅動輸出剛才測量到的VOH電壓。這樣PMU與DUT輸出端的電壓就一樣了，就可以安全地連接到一起，從而避免了熱切換。連接到一起后，PMU再驅動0V電壓，測量電流并比較測量值。

53、測量完畢后再恢復VOH電壓并斷開連接，接著將PMU連接到下一待測管腳，再驅動0V電壓 阻抗計算 IOS測試實際上測量的是輸出端處于短路狀態下的相關阻抗。通過對輸出管腳施加0V電壓并測量電流，輸出端的電阻通過歐姆定律可以計算得出。器件的規格書定義了可接受的電流范圍，我們可以計算相應的阻抗條件，如下圖。我們可以看到，輸出能提供并能保證測試通過的最小阻抗值是61.7 ohm，低于此阻抗，電流超過上限，測試判為失效；最大阻抗值是175 ohm，高于此阻抗，電流低于下限，測試也判為失效。 第五章 General Test Items Discussion Functional Test(功能測試)Inp

54、utDriverDrive 0/1LocalMemoryTimingGeneratorFormatterVihVilComparator to Sequencerto decide Pass/FailDUTVohVolVDDVSSOutputVilVih1.Voltage Level4.Logic: 0/1/L/H/Z/X2.Timing: START / STOP / STROBE 3.Waveform Format: RTO/RTZ/SBC/NFSTART / STOPRTO / RTZ / SBC / NFJ K Q0 0 L0 1 H1 0 LCompare L / H / Z / XSTROBESET F 01011XXXSET F 01111HLHSET F 11000ZLXSET F 01011HLH : : :Down Load Compiled Pattern VohVolSTROBE輸入輸出波形示意圖X axis: 20nS / DivY axis: 0.8V / DivT1 pattern: 1 0 1 0T2 pattern: H L H L Set FC 1 111111111XHHHHHHHH0; Set FC 1 101010101XHLHLHLHL0; Set FC 1 110101010XLHLHLHLH0;