1、關于外部存儲器接口第一張，PPT共四十頁，創作于2022年6月6.1 接口信號與控制寄存器EMIF(External Memory Interface)外部存儲器接口為DSP芯片與眾多外部設備之間提供一種連接方式，EMIF最常見的用途就是同時連接FLASH和SDRAM。EMIF性能優良，跟外部SDRAM和異步器件連接時，具有很大的方便性和靈活性。根據DSP器件的不同，EMIF數據總線可以是32位、16位或8位。 第二張，PPT共四十頁，創作于2022年6月 6.1 EMIF接口信號 主要特點是： 系統需要為C67x提供一個外部時鐘。該外部時鐘由ECLKIN輸入后會產生EMIF接口的時鐘信號EC

2、LKOUT。SBSRAM接口、SDRAM接口和異步接口的信號合并復用。由于不需要進行后臺刷新，系統中允許同時具有這3種類型的存儲器。CE1空間支持所有的3種存儲器接口。同步存儲器接口提供4 字突發訪問模式。SDRAM接口更靈活，支持更廣泛的SDRAM配置。第三張，PPT共四十頁，創作于2022年6月EMIF接口地址 雖然C6000提供32位地址尋址能力，但是經EMIF直接輸出的地址信號只有EA21:2。一般情況下，EA2信號對應邏輯地址A2，但這并不意味著DSP訪問外存時只能進行字(32 bit)或雙字(64 bit)的存取。實際上內部32位地址的最低23位經譯碼后由BEx輸出，是能夠控制字節

3、訪問的。某些情況下，EA2還可能對應最低位邏輯地址A1或A0第四張，PPT共四十頁，創作于2022年6月EMIF接口寬度與字節定位 C67x的EMIF可以訪問8/16/32位寬度的存儲器，支持little-endian和big-endian模式。最低位邏輯地址規定由EA管腳輸出，EMIF內部會自動根據訪問數據的字長，將邏輯地址作移位調整輸出。 第五張，PPT共四十頁，創作于2022年6月EMIF控制寄存器 EMIF接口由一組存儲器映射的寄存器進行控制與維護，包括配置各個空間的存儲器類型和設置讀寫時序等。GBLCTL寄存器完成對整個片外存儲空間的公共參數的設置，CExCTL寄存器分別控制相應存儲

4、空間的存儲器類型和接口時序，另外3個SDRAM寄存器負責控制所有屬于SDRAM空間的存儲接口情況 第六張，PPT共四十頁，創作于2022年6月GBLCTL寄存器第七張，PPT共四十頁，創作于2022年6月CExCTL寄存器 第八張，PPT共四十頁，創作于2022年6月SDCTL寄存器第九張，PPT共四十頁，創作于2022年6月SDTIM寄存器 第十張，PPT共四十頁，創作于2022年6月SDEXT寄存器 第十一張，PPT共四十頁，創作于2022年6月SRAM是Static Random Access Memory的縮寫，中文含義為靜態隨機訪問存儲器，它是一種類型的半導體存儲器。“靜態”是指只要

5、不掉電，存儲在SRAM中的數據就不會丟失。這一點與DRAM不同，DRAM需要進行周期性的刷新操作。 同時，我們不應將SRAM與只讀存儲器(ROM)和Flash Memory相混淆，因為SRAM是一種易失性存儲器，它只有在電源保持連續供應的情況下才能夠保持數據。“隨機訪問”是指存儲器的內容可以任意順序訪問，而不管前一次訪問的是哪一個位置。 DRAM是Dynamic RAM的縮寫，中文含義為動態隨機存取存儲器，需要不斷的刷新，才能保存數據。而且是行列地址復用的，許多都有頁模式。SDRAM：Synchronous DRAM，即數據的讀寫需要時鐘來同步。 一個是靜態的，一個是動態的，靜態的是用的雙穩態

6、觸發器來保存信息，而動態的是用電子，要不時的刷新來保持。DRAM容量大，SRAM容量小 6.2 SDRAM接口設計 第十二張，PPT共四十頁，創作于2022年6月SDRAM的結構第十三張，PPT共四十頁，創作于2022年6月接口信號與SDRAM配置對SDRAM的讀寫，需要依次分別給出行地址(row)和列地址(column) 第十四張，PPT共四十頁，創作于2022年6月SDRAM的控制EMIF所支持的SDRAM控制命令 第十五張，PPT共四十頁，創作于2022年6月ACTV命令 ACTV命令的作用是激活存儲器中的相關頁，以盡量降低后續訪問的延遲。每次讀/寫SDRAM中新的一行之前，EMIF會自

7、動發出ACTV命令。第十六張，PPT共四十頁，創作于2022年6月READ 讀命令 對SDRAM的突發訪問，讀取3個數據 第十七張，PPT共四十頁，創作于2022年6月WRT 寫命令 對SDRAM寫3個數據 第十八張，PPT共四十頁，創作于2022年6月EMIF與SDRAM的接口時序由SDCTL、SDTIM和SDEXT寄存器控制，如何設置上述時間參數，需要用戶去查看具體SDRAM芯片的器件手冊 接口時序的設計 第十九張，PPT共四十頁，創作于2022年6月接口時序的設計 第二十張，PPT共四十頁，創作于2022年6月外部存儲器讀寫示例程序類型：匯編程序直接寄存器操作的C語言程序基于CSL的C語

8、言程序基于DSP/BIOS的C語言程序SDRAM 讀寫示例 示例0601第二十一張，PPT共四十頁，創作于2022年6月6.3 異步接口設計EMIF異步接口提供了4個控制信號，這4個控制信號可以通過不同的組合實現與不同類型異步器件的無縫接口(glueless interface)。第二十二張，PPT共四十頁，創作于2022年6月EMIF 異步讀時序建立時間：從存儲器訪問周期開始(片選、地址有效)到讀/寫選通有效之前觸發時間：讀/寫選通信號從有效到無效保持時間：從讀/寫信號無效到該訪問周期結束第二十三張，PPT共四十頁，創作于2022年6月EMIF 異步寫時序第二十四張，PPT共四十頁，創作于2

9、022年6月EMIF 異步讀時序表中RS為讀建立時間，RST為讀觸發時間，RH為讀保持時間，WS為寫建立時間，WST為寫觸發時間，WH為寫保持時間，E為ECLKOUT周期 第二十五張，PPT共四十頁，創作于2022年6月CE1CTL控制寄存器第二十六張，PPT共四十頁，創作于2022年6月FLASH 的讀時序第二十七張，PPT共四十頁，創作于2022年6月FLASH 的讀時序數據是在Strobe階段結束，ARE信號變高之前的時鐘上升沿處被DSP讀取，因此可以得出讀操作中CE1空間控制寄存器有關參數設定的3個限制條件，設EMIF時鐘頻率為100MHz，得時鐘周期E為10ns，則計算如下：Setu

10、p+Strobe(tacc(f)+tsu+tdmax)/E=(90+6.5+7)/10=10.3Setup+Strobe+Holdtrc(f)/E=90/10=9Hold(th-toh(f)/E=(1-0)/10=0.1一般Setup可取1，這樣由第1個條件便可以得出Strobe的值為10；再由第2和第3個條件得到Hold的值為1。第二十八張，PPT共四十頁，創作于2022年6月FLASH 的寫時序 第二十九張，PPT共四十頁，創作于2022年6月FLASH 的寫時序 第三十張，PPT共四十頁，創作于2022年6月FLASH 的寫時序 對于寫操作，Setup、Strobe和Hold這3個參數可

11、以依照下面的條件來確定：Strobetwp(f)/E=35/10=3.5SetupStrobetwph(f)/E=30/10=3Setup+Strobe+Holdtwc(f)/E=90/10=9Setup值和Hold值均取1，則Strobe的值為7因此得到CE1CTL控制寄存器各字段的值，MTYPE設為2對應32位異步接口。RDSETUP = 1 WRSETUP = 1RDSTRB = 10 WRSTRB = 7RDHLD = 1 WRHLD = 1 第三十一張，PPT共四十頁，創作于2022年6月泰克混合示波器 MSO4104 Tektronix第三十二張，PPT共四十頁，創作于2022年6

12、月CE1 寫時序 EMIF=50MHzCE1CTL = 0 x21228422 第三十三張，PPT共四十頁，創作于2022年6月CE1 寫時序 EMIF=50MHzCE1CTL = 0 x21228422 第三十四張，PPT共四十頁，創作于2022年6月Flash 編程命令字及順序第三十五張，PPT共四十頁，創作于2022年6月FLASH 讀寫流程FLASH擦除流程 FLASH寫入流程 第三十六張，PPT共四十頁，創作于2022年6月FLASH 操作等待流程FLASH芯片提供了2種方法來檢測是否完成擦除和寫數據等編程操作：數據輪詢位(DQ7)和數據切換位(DQ6)。當芯片處于內部編程操作時，讀DQ7會返回0，讀DQ6的返回值在0和1之間切換；當內部編程操作完成后，讀DQ7就會返回1，DQ6停止切換。因此需要在編程操作的程序中插入2次讀操作，如果2次讀的結果都是有效數據，才說明器件完成了編程操作。第三十七張，PPT共四十頁，創作于2022年6月Flash 接口配置舉例FLASH映射到CE1存儲空間，地址范圍0 x9000 00000 x9FFF FFFF。選擇16位數據總線時， Flash的BYTE輸入端