1、PAGE PAGE 24第二章8086微處理器基本(jbn)內容：8086的編程結構，8086的工作模式(msh)和引腳信號，8086在最小模式下的典型配置，8086 的總線操作和時序。重點(zhngdin)內容：8086的編程結構，8086的工作模式（最小模式），8086的引腳信號，8086的總線周期。難點內容：8086的編程結構，8086的存儲器組織及分段概念。基本要求：掌握8086的存儲器，編程結構，理解存儲器分段概念，掌握物理地址形式用法，掌握信息的分段存儲和段寄存器間的關系，理解8086/8088的引腳定義和兩種組織模式（最大模式和最小模式），了解8086的系統總線結構，了解8086

2、/8088的典型操作過程。講課過程：簡單介紹CPU概念，功能，從而引出8086CPU，為講述學習方便，之前要先補充存儲器的結構（即分段概念）及數據在存儲器中的存放，而后再講述8086的編程結構，工作模式，引腳定義，之后介紹總線操作時序和最小模式的典型配置。 微處理器（Microprocesser）也稱為CPU（中央處理器單元），負責微機的運算和控制功能，是微機的核心，CPU的性能從根本上決定著微機的功能性能。常見的CPU有Pentium MMX,賽揚，賽揚，P，P4，雷鳥，速龍等，在性能價格上，各有千秋，較早的CPU還有80286，80386等，其中8086在各CPU具有典型的意義，所以我們本

3、書將以8086為核心來講述。8086是16位CPU，16位數據線，20位地址線。在學習之前，有必要掌握數據信息在計算機中的存放及存儲器的概念，在此我們做為補充內容。第一節存儲器一、存儲器單元的地址及信息存放計算機存儲信息的基本單元是一個二進數位，0、1，每8個位組成一個字節位，編號如下：76543210 在字長為16位的機器中，每2個字節組成一個字，高八位為高字節MSB，低八位為低字節LSB，存儲是以字節為單位存放信息的。1514131211109876543210 高八位(b wi) 低八位(b wi) 為了正確存放(cnfng)或取得信息，每一個字節單元給出一個存儲器地址，用16進制表示，

4、如圖所示： 每個存儲單元中存放的信息為該存儲單元的內容，如 0000H 0004H單元中存放的信息為34H，即04單元內容為34H 0001H 記為（0004H）34H 即同一地址既是字節地址又是 0002H 字地址。 那么一個字該如何保存呢？ 0003H 規定：字存入兩個連續的單元，低字節存入低地址， 34H 0004H 高字節存入高地址，字單元的地址用其低地址表示，如 12H 0005H 字1234H存放在0004單元和0005單元中， 記為（0004H）1234H 那么（0004H）？ 細講 1EH 1234H 1EH 2FH 1235H 2F1EH二、存儲器地址的分段 8086CPU的

5、字長為16位，所以可以最大表示的地址空間為2162102610246464KB然而8086的地址線為20位，其最大的存儲容量為1M1024K210210220即 8086有1M存儲容量，00000FFFFFH，而字長只有16位，所能表達的地址范圍為0000FFFFH共64K。如何來訪問這1M空間呢？在此引入存儲器分段的概念，即將整個存儲器劃分為幾個段，每個段最大為64K，這樣每個段內部可用0000FFFFH 16位表示，如節0段，節1段，每個段給一個16位的地址，稱為段地址。機器規定，從0地址開始，每16個字節為1小段，如 00000 00001 00002 0000F 00010 00011

6、 00012 0001F 00070 00071 00072 0007F FFFF0 FFFFF 第1列就是每小段的首地址，而段地址不能是任意地址，必須為某小段的首地址。例 段n的首地址為00070，可見段地址末4位必是為0，所以一般情況下，段地址只取起始地址的高16位，段n的段地址為0007H，段內相對于段首地址的偏移量稱為偏移地址，用16位表示。例 0007EH單元相對于段首地址的偏移量為000EH，即偏移地址為000EH。每個存儲單元的20位地址稱為物理地址，可以認為(rnwi)由16位段地址和16位偏移地址組成。計算方法如下： 15 0 0000 16位段地址(dzh)左移4位 5 0

7、 16位偏移(pin y)地址 20位物理地址 或16D段地址偏移地址物理地址如 段地址為0007H ，偏移地址為000EH的單元， 物理地址為 00070H 000EH 0007EH第二節8086的編程結構在CPU內部，集成了成千上萬個晶體管器件，包括與門、或門、非門等等，結構復雜。但作為一個用戶我們不需要掌握其具體的物理結構和器件實際分布，而只要從用戶角度看到其功能結構，會使用就夠了，即掌握其編程結構。所謂編程結構，就是從程序員和使用者的角度看到的結構。當然這種結構與物理結構和實際布局是不同的。從功能上，8086分為兩大部分，即總線接口部件(Bus Interface Unit)BIU和執

8、行部件(Execution Unit)EU。一、總線(zn xin)接口部件BIU功能(gngnng)：根據(gnj)EU的請求，完成CPU與存儲器、 CPU與I/O之間的信息傳送。BIU從內存取指令送入指令隊列，CPU執行指令時BIU要配合CPU從指定的內存單元或外設端口取數據并傳送給執行部件，執行后把結果送往內存單元或I/O。組成：1、四個段地址寄存器 專門存放段地址的寄存器。 CSCode Segment 代碼段存放當前運行程序 DSData Segment 數據段存放運行程序所需數據，操作數 ESExtra Segment 附加段輔助數據區 SSStack Segment 堆棧段特殊存

9、儲區2、16位指令指針寄存器IP（Instruction Pointer） 用來存放代碼段中的偏移地址，程序行時，始終指向下一條要運行指令的首地址，與CS聯合確定下一條指令的物理地址，以便CPU讀取執行。CPU讀完此指令后，由控制器使IP指向下一條指令。3、20位地址加法器 產生20位地址4、6字節指令隊列（與傳統計算機執行指令進行比較）傳統計算機執行指令、從IP所指單元與CS計算取一條指令送指令寄存器、對指令寄存器譯碼，IP增加，指向下一條指令。、執行譯碼后指令、回取下一條指令來重復傳統微處理器的指令執行過程 等待取指1執行1等待取指2執行2等待取指3執行3MPU總線忙閑忙閑忙閑8086CP

10、U的指令執行過程 取指1取指2取指3取指4取指5取指6EU總線執行1執行2執行3執行4執行5執行6忙忙忙忙忙忙BIU8086中增加指令隊列，在執行指令同時，取指令、譯碼，這樣CPU執行完當前指令后就立即執行下一條，提高效率。二、執行(zhxng)部件EU功能(gngnng)：從BIU的指令隊列中取出指令代碼(di m)，經指令譯碼器譯碼后執行指令所規定的全部功能。執行指令所得結果或執行指令所需的數據，都由EU向BIU發出命令，對存儲器或I/O接口進行讀/寫操作。組成：1、4個通用寄存器 AX、BX、CX、DX 每個都是16位寄存器，也可用做兩個8位寄存器。如AX可做兩個8位獨立的寄存器AH、A

11、L，相應有BH、BL、CH、CL、DH、DL。 AX：累加器 參與算術運算 指令與外設信息傳遞 BX：通用寄存器 除保存數據及中間結果外，在計算存儲器地址時做基址寄存器。 CX：通用寄存器 還可在循環（Loop）和串處理指令中做隱含計數器 DX：通用寄存器 在雙字長運算時，DX與AX組合表示一個32位數，DX存放高16位 I/O口操作時，DX存放端口地址。2、四個專用寄存器 BP、SP、SI、DI BP 基數指針寄存器 Base Pointer SP 堆棧指針寄存器 Stack Pointer SI 源變址寄存器 Source Pointer DI 目的變址寄存器Destination Poi

12、nter 用途以后細講 只能用做16位寄存器使用 3、算術邏輯部件ALU(Arithmetic Logic Unit)。加法器4、標志寄存器PSW Program Status Word又稱程序狀態字 是16位寄存器，其中7位無意義，由6個控制標志和3個狀態標志位兩類OFDFIFTFSFZFAFPFCF15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0進位標志CF(carry flag) 加法時，最高位產生進位 CF=1，否則CF=0 減法時，最高位產生借位 奇偶標志PF(parity flag)：運算結果中代八位中所含1的個數為偶數時，PF1，否則PF0輔助進位標志A

13、F(auxiliary carry flag)：加法時 第三位向第四位進位 AF1，否則AF=0 減法時 第三位向第四位借位 零標志ZF(zero flag)： 運算結果為0，ZF1；否則ZF0符號標志SF(sign flag )： 結果為正數SF0；結果為負數SF1，與結果最高位相同溢出(y ch)標志OF(overflow flag)： 運算(yn sun)中，有溢出則OF1 溢出(y ch)：字節運算結果超出128127 字運算結果超出3276832767 判別方法： 加法時 低位向最高位產生進位，而最高位向前無進位或低位向最高位無進 位，而最高位卻向前產生進位。 減法時 低位向最高位產

14、生借位，而最高位向前無借位或低位向最高位無借 位，而最高位卻向前借位。 例：010 110 正數相加結果為負 010 100 OF1 10 101 負數相加結果為正 101 011 負數正數正數 010 110 OF1 010 101 正數負數負數總結：判法1 ：最高位與次高位同時借位（進位），或都不借位（進位） OF0 判法2 ：加法時，若兩符號相同的數相加，結果符號相反 OF1 減法時，若兩符號相反的數相減，結果符號相同 OF0 例：判斷以下運算后的標志位狀態（原碼） 無符號數 有符號數 1）、 00000100 4 + 4 ZF0 CF0 SF0 00001011 11 +（+11） P

15、F1 AF0 OF0 00001111 15 + 15 2）、 00000111 7 + 7 ZF0 CF1 SF0 11111011 +251 +（-5） PF0 AF1 OF0 1 00000010 258 + 2 （同時有進位） 超出范圍 3）、 00001001 9 + 9 CF0 PF0 ZF0 01111101 +124 +（+124） AF0 SF1 OF1 10000110 133 + 133 CF0 OF1 結果對 結果-123 錯 4）、 10000111 133 121 CF1 PF0 ZF0 01111101 245 +（+124） AF1 SF0 OF1 1 0111

16、1100 380 132 CF1 OF1 現為124錯 現為124錯 總結：OF表示帶符號數溢出，CF表示無符號數溢出。 控制標志位有3個，即 方向標志DF(direction flag) DF0地址自增 DF1地址遞減 中斷允許(ynx)標志IF(interrupt enable flag) I F0，CPU不對任何(rnh)可屏蔽中斷做出響應；I F1，可響應可屏蔽(pngb)中斷 跟蹤標志TF(trap flag)又稱為單步標志 TF1，單步執行指令三、8086總線周期的基本概念為了取得指令或傳送數據，就需要CPU的總線接口部件執行一個總線周期。微處理器執行指令的一系列操作都是在時鐘脈沖

17、CLK的統一控制下一步一步進行的。在8086/8088中，一個最基本的總線周期由4個時鐘周期組成，時鐘周期是CPU的基本時間計量單位，它由計算機的主頻決定。比如，8086/8088CPU由外部的一片8284A芯片提供主頻5MHz的時鐘信號，1個時鐘周期就是200ns；8086-1的主頻為10MHz，1個時鐘周期就是100ns。在1個最基本的總線周期中，習慣上將4個時鐘周期分別稱為4個狀態，即T1狀態、T2狀態、T3狀態和T4狀態。 時鐘周期（Clock Cycle）：時鐘脈沖的重復周期稱為時鐘周期。時鐘周期是CPU的時間基準，由計算機的主頻決定。例如，8086的主頻為5 MHz，則1個時鐘為2

18、00 ns（1 ns10-9s）。 總線周期（Bus Cycle）：微處理器與外部交換信息總是通過總線進行的。微處理器通過外部總線對存儲器或I/O端口進行一次讀寫操作的過程稱為總線周期。 8086微處理器的總線周期至少由4個時鐘周期組成，分別以T1、T2、T3和T4表示。考慮到CPU的速度，在T3、T4之間插入等待狀態TW（一個或多個附加的時鐘周期，也叫等待狀態）。其中 T1期間 由CPU輸出地址， T2、T3、T4期間 由CPU傳送數據指令周期：執行一條指令所需要的時間（包括取指令和執行該指令所需的全部時間）稱為指令周期，一個指令周期由一個或若干個總線周期組成。如果指令的操作數來自內存，則需

19、要另一個或多個總線周期取出操作數，如果要把結果寫回內存，還要增加總線周期。因此，不同指令的指令周期長度各不相同。在T1狀態CPU把要讀/寫的存儲單元的地址或I/O端口的地址放到地址總線上。若是“讀”總線(zn xin)周期，CPU則從T3起到T4從總線(zn xin)上接收數據，T2狀態(zhungti)時總線浮空。若是“寫”總線周期，CPU從T2起到T4，把數據送到總線上，并寫入存儲器單元或I/O端口；需要指出，只有在CPU和內存或I/O端口之間傳輸數據，以及填充指令隊列時，CPU才執行總線周期。可見，如果在1個總線周期之后，不立即執行下1個總線周期，那么系統總線就處在空閑狀態，此時，執行空

20、閑周期。空閑周期中，可包含一個或多個時鐘周期。第三節 8086的引腳信號和工作模式一、最大模式和最小模式的概念8086CPU視應用場合不同可以在兩種模式即最大模式和最小模式最小模式：整個系統中只有8086或8088一個微處理器，此時所有的總線控制信號均由8086或8088產生，系統中總線控制線減到最小。這些特征就是最小模式名稱的由來。最大模式：是相對最小模式而言的，用于中大規模的8086/8088系統中，此時系統中有兩個或多個微處理器，一個是主處理器就是8086或8088，其他的處理器稱為協處理器，它們是協助主處理器工作的。常用的和8086/8088配合的協處理器有兩個：一個是數值運算協處理器

21、8087，另一個是輸入輸出協處理器8089。8087應用于數值運算。如高精度浮點運算、三角函數對數函數計算等。8089主要負責輸入輸出操作。 用協處理器可減輕主處理器的負擔，提高工作效率，但目前CPU功能日趨強大。速度越來越快能進行復雜數據處理。因為一個CPU即可滿足使用要求，協處理器逐漸只在特殊場合使用。二、8086和8088的引腳信號與功能 8086與8088共有40個引腳具體定義見課本P13、圖2.3。GND和VCC 接地和電源引腳。20腳接地 40腳接+5V電壓。2、AD0AD15 (Address Data Bus) 地址數據分時復用引腳 在總線周期的不同狀態這些引腳輸出不同的信號。

22、某些情況下由AD0AD15提供20位地址中的低16位；某些情況下由AD0AD15提供16位數據A19/S6A16/S3 (Address/Status) 地址/狀態分時復用引腳 在總線周期(zhuq)的下狀態，A19-A16輸出20位地址中的高4位；其它狀態時用于輸出當前狀態信息。 S6為0表示當前8086與CPU相連，S5表明中斷允許(ynx)標志的當前設置； IF=1，則S5=1表明允許可屏蔽中斷(zhngdun)，S4與S3表明正使用哪個段寄存器。 S4 S3 0 0 使用ES 0 1 使用SS 1 0 使用CS或未使用任何段寄存器 1 1 使用DS 4、NMI (Non-Maskabl

23、e Interrupt) 非屏蔽中斷輸入引腳 8086中斷的分類：非屏蔽中斷和可屏蔽中斷 具體含義講解 此引腳上有由低到高的上升沿時產生中斷請求，不論CPU在處于何種狀態都要暫停工作(執行完當前指令后)執行中斷處理程序。INTR (Interrupt Request) 可屏蔽中斷請求信號輸入引腳 當18引腳上有高電平時認為有中斷請求 ，CPU在執行每條指令后最后一個時鐘周期都要對INTR信號采樣，如果此引腳為1，且IF1，則CPU執行完當前指令后執行中斷處理程序；如果IF0，則不理會。注意：此兩引腳使用時應分清。如系統中設計有超壓過流緊急故障電路當發生故障時可產生中斷請求信號，此信號應接于NM

24、I，使CPU轉入緊急處理程序，而不應接在INTR；若接于INTR恰有IF0，則雖有故障但CPU不處理。CLK(Clock)時鐘輸入 CPU工作需要時鐘信號此引腳為時鐘輸入端 8086要求時鐘信號1/3為高電平，2/3為低電平，頻率為5MHZ7、BHE/S7 (Bus High Enable/Status)高八位數據總線允許/狀態復用引腳（難點，學生反映不易理解）S7狀態無意義大家知道8086為數據線16位，可以一次讀寫2個字節，但只需讀寫一個字節時，讀通過哪些數據線傳輸呢？由前學知，字節存入或字存放有兩種可能，一種為偶地址單元，一種為奇地址單元。1）、讀/寫一個字節a、奇地址字節此時AD0為1

25、BHE0讀/寫數據線AD0AD7無效，而只要AD8AD15b、偶地址字節此時AD0為為BHE1AD0AD7有效ADAD15均有效2）、讀寫一個字a、偶地址字AD00BHE0所有數據線AD0AD15均有效b、奇地址字分兩次AD1BHE0AD8AD15讀低字節AD0BHE1AD0AD7讀高字節訪問存儲器是從偶地址(dzh)開始的例：從偶地址(dzh)一次性讀出一個字從奇地址讀一個(y )字分兩次，第一次AD0-AD7無效，AD8-AD15有效，第二次AD0-AD7有效，AD8-AD15無效。MN/MX (Minimum/Maximum Mode Control)最大/最小模式控制信號輸入接5V時工

26、作于最小模式，接地時為最大模式RD (Read)讀信號輸出引腳三態輸出，低電平有效表示內存或I/O端口讀數據10、RESET復位信號輸入引腳至少4個時鐘周期的高電平有效，CPU結束當前操作，將IP、DS、ES、SS指令隊列等清0。CS0FFFFH，所以CPU復位后從FFFF0H處執行程序，一般在此放一跳轉指令，轉到一特定程序如系統初始化引導操作等。READY“準備好”信號輸入“準備好”信號是由所訪問的存儲器或者I/O設備發來的響應信號，高電平有效。“準備好”信號有效時，表示內存或者I/O設備準備就緒，馬上就可以進行一次數據傳輸。CPU在每個總線周期的狀態開始對READY信號進行采樣。如為低電平

27、，則在T3狀態之后插入等待狀態TW。在TW狀態，CPU也對READY進行采樣，如仍為低電平，則繼續插入TW，所以TW可以TW插入1個或多個。直到READY變為高電平后，才進入T4狀態，完成數據傳送過程，從而結束當前總線周期。TEST測試信號輸入低電平有效與WAIT結合起來使用。在CPU執行WAIT指令時，CPU處于空轉狀態運行進行等待，直到有TEST信號有效后，等待狀態結束，CPU繼續往下執行被暫停的指令。常用來使處理器與外部硬件同步用。以下幾個引腳在最大模式和最小模式時定義不同，我們只掌握最小模式時即可。INTA (Interrupt Acknowledge)中斷響應信號輸出此信號用來對外設

28、的中斷請求做出響應，在8086中是兩個連續的負脈沖，第一個負脈沖通知外設它的中斷請求已被允許，外設接到第二個負脈沖后便將中斷類型(lixng)碼送往數據線，從而使CPU可正確執行中斷程序。14、ALE (Address Latch Enable)地址(dzh)鎖存允許信號輸出(shch)，高電平有效。用來做地址鎖存器8282/8283的控制信號。在任何一個總線周期的T1狀態，ALE輸出有效電平，以表示當前在地址/數據復用總線上輸出的是地址信息，地址鎖存器將ALE作為鎖存信號，對地址進行鎖存。注意：ALE不能浮空。DEN (Data Enable)數據允許信號輸出低電平有效，在最小模式下作為數據

29、允許信號輸出端。在用8286/8287作為數據總線收發器時，DEN為收發器提供一個控制信號，表示CPU當前準備發送或接收一個數據。總線收發器將DEN作為輸出允許信號。在DMA方式時，DEN被浮置成高阻狀態。DT/R (Data Transmit/Receive)數據收發信號輸出在最小模式中作為數據收發方向的控制信號。與8286/8287的方向控制引腳T相連，DT/R1時發送數據，DT/R0接收。在DMA方式時，DT/R被浮置成高阻狀態。M/IO (Memory/Input and Output)存儲器/輸入輸出控制信號輸出用于區分CPU是訪問存儲器還是I/O端口，為1時訪問存儲器，為0時訪問I

30、/O端口。在DMA方式時，M/IO被浮置成高阻狀態。WR (Write)寫信號輸出低電平有效，在最小模式下作為寫信號輸出端。表示對存儲器或I/O進行寫操作，具體為哪種寫操作，則由M/IO信號決定。在DMA方式時，被浮置成高阻狀態。HOLD (Hold Request)總線保持請求信號輸入（略述） 在最小模式下，是系統中其他總線主控部件向CPU發出的請求占用總線的申請信號。當系統中CPU之外的另一個主模塊要求占用總線時，通過此引腳向CPU發一個高電平的請求信號。這時，如果CPU允許讓出總線，就在當前總線周期完成時，于T4狀態從HLDA引腳發出一個回答信號，對剛才的HOLD請求信號作出響應。同時，

31、CPU使地址/數據總線和控制狀態線處于浮空狀態。總線請求部件收到HLDA信號后，就獲得了總線控制權，在此后一段時間，HOLD和HLDA都保持高電平。在總線占有部件用完總線之后，會把HOLD信號變為低電平，表示放棄對總線的占有。8086/8088收到低電平的HOLD信號后，也將HLDA變為低電平，這樣CPU又獲得了對地址/數據總線和控制/狀態線的占有權。HLDA (Hold Acknowledge)總線保持響應信號輸出（略述） 是CPU對請求占用總線(zn xin)使用權的響應信號。高電平有效。當HLDA有效時，表示CPU對其他主部件的總線請求作出響應，同時，所有與三態門相接的CPU的引腳呈現高

32、阻抗(zkng)，從而讓出了總線。三、8086最小模式(msh)下的典型配置。P19圖2.4為8086在最小模式下的典型配置。在硬件連接上有如下幾個特點：MN/MX端接+5V，決定了8086工作在最小模式；有一片8284A，作為時鐘發生器；有3片8282或74LS373，用來作為地址鎖存器；當系統中所連的存儲器和外設較多時，需要增加數據總線的驅動能力，這時，要用2片8286/8287作為總線收發器。四、8086 CPU最小模式下的總線周期一、8086 CPU最小模式下的總線讀周期圖3.8表示(biosh)了CPU從存儲器或I/O端口讀取數據的時序。最基本(jbn)的讀操作包含4個狀態(zhun

33、gti)，即T1、T2、T3和T4。當存儲器或I/O設備速度慢于CPU速度時，就在T3和T4狀態之間插入1個或幾個等待狀態TW。下面分述幾個狀態下，地址、數據、控制信號的產生與時刻的關系。(1) T1狀態當CPU準備開始一個總線讀周期時，用M/IO信號指出當前執行的讀操作是從存儲器讀，還是從I/O端口讀。如果從存儲器讀，則M/IO為高電平，如果是從I/O端口讀，則M/IO為低電平。M/IO信號的有效電平一直保持到整個總線周期的結束。在T1狀態，CPU經地址/數據復用線AD15AD0，地址/狀態復用線A19/S7A16/S3發出20位地址信息，發出地址信息的同時BHE和ALE控制信號有效，BHE

34、信號用來表示高位數據線上的信息可以使用，用該信號作為奇地址存儲體的選擇信號，配合地址信號來實現對存儲單元的尋址。ALE信號作為地址鎖存信號，啟動鎖存器8212，在ALE信號下降沿將20位地址和BHE信號鎖存。從而把地址信息和狀態信息分開。(2) T2狀態在T2狀態(zhungti)時，A19/S6A16/S3上的地址信號(xnho)消失，而出現S6S3狀態信號，這些狀態信號保持到讀周期(zhuq)結束，狀態信號用來表明當前正在使用哪一個段寄存器，指示可屏蔽中斷允許標志IF的狀態，以及表明8086 CPU當前是連在總線上。AD15AD0變成高阻狀態，為讀入數據作準備。RD有效信號為由高電平變成低

35、電平，送至存儲器或I/O端口，開始從被選中的存儲單元或I/O端口讀取數據。DEN也變成低電平有效信號，啟動收發器8286，與在T1狀態時已有效的DT/信號一樣，做好了接收來自存儲器或I/O端口的數據。(3) T3狀態如果存儲器或I/O端口已做好了數據準備而不需要等待狀態時，則在T3狀態期間將數據放到數據總線上，在T3結束時，CPU從AD15AD0上讀取數據。(4) TW狀態在總線讀周期，若存儲器或I/O設備來不及把數據放到數據總線上，則發出一個低電平信號到CPU的READY端，使CPU在T3和T4之間插入一個或幾個TW狀態，來等待存儲器或I/O端口的數據。8086 CPU這時的工作過程是： 在T3狀態開始測試READY引腳信號，若發現READY信號有效，則表示存儲器或I/O端口能按時將數據送上數據總線，T3狀態之后即進入T4狀態；若測試到READY為低電平，則在T3狀態結束后，不進入T4狀態，而插入一個或幾個TW狀態，在每個TW狀態開始，CPU都測試READY線，只有發現它為高電平后，才在該TW結束后進入T4狀態。在最后一個TW狀態，數據已經出現在數據總線上。