1、第三章第三章 存儲器存儲器v 半導體存儲器的分類及性能指標半導體存儲器的分類及性能指標v RAMv ROMv 存儲器的擴展存儲器的擴展半導體半導體存儲器存儲器磁介質存儲器（外存）磁介質存儲器（外存）光存儲器光存儲器雙極型：存取速度快，但集成度低，功耗大、成本雙極型：存取速度快，但集成度低，功耗大、成本 高，一般用于大型計算機或高速微機中；高，一般用于大型計算機或高速微機中；MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 可編程只讀存儲器可編程只讀存儲器FLASH讀寫讀寫存儲器存儲器RAM只讀只讀存儲器存儲器ROM（按讀

2、寫（按讀寫功能分類功能分類)（內存）（內存）（按器件（按器件原理分類）原理分類）靜態靜態SRAM動態動態DRAM： 集成度高但存取速度較低，集成度高但存取速度較低， 一般用于需要較一般用于需要較大大容量的場合。容量的場合。集成集成IRAM：將刷新電路集成在將刷新電路集成在DRAM內內速度較快，集成度較低，功耗較速度較快，集成度較低，功耗較高，一般用于對速度要求高、而高，一般用于對速度要求高、而容量不大的場合。容量不大的場合。(按存儲按存儲原理分類原理分類)按按存存儲儲介介質質分分類類3.1半導體存儲器的分類及性能指標半導體存儲器的分類及性能指標一、半導體存儲器分類一、半導體存儲器分類二、性能指

3、標 存儲器的職能就相當于計算機中各部分的“信息交換中心”和“數據倉庫”。因此存儲器的“速度”和“容量”便成為計算機系統性能的兩項重要指標，也是推動存儲器不斷發展的兩個主要因素。 1、存儲容量 存儲容量=單元數數據位數 即字數字長 通常以KB（210B）、MB （220B） 、GB （230B ）、TB （240B）為單位。 2、存取時間、存取周期 存取時間：CPU訪問一次存儲器所需的時間 存取周期：連續兩次訪問存儲器所需最小間隔時間 3、可靠性 4、功耗 5、價格3.2 隨機存取存儲器隨機存取存儲器3.2.1 SRAM一、基本存儲電路行選擇線T1T2ABT3T4+5VT5T6CD列選擇線T7T

4、8I/OI/O1.T1和和T2組成一個雙穩態組成一個雙穩態觸發器，用于保存數據。觸發器，用于保存數據。T3和和T4為負載管。為負載管。2.如如A點為數據點為數據D，則，則B點點為數據為數據/D。3.行選擇線有效（高電行選擇線有效（高電 平）平）時，時，A 、B處的數據信息處的數據信息通過門控管通過門控管T5和和T6送至送至C、D點。點。4.列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C 、D處的數據信處的數據信息通過門控管息通過門控管T7和和T8送送至芯片的數據引腳至芯片的數據引腳I/O。基本存儲電路簡化圖SEDoDi它可存儲一位信息由若干個基本電路采用同一根選擇線，可以組成一個基本

5、存儲單元Do2Di2Do1Di1SEDo0Di0Do7Di7它每次可以存儲或讀出8位信息由若干個存儲單元可以組成一個芯片A0Ak片內譯碼電路存儲單元存儲單元存儲單元SE0SE1 SEiD0D7R/W由若干個芯片可擴展內存（存儲體）NblBL芯片容量存儲體容量N所需芯片個數為了減小體積，芯片內部通常采用矩陣式結構二、二、SRAM的典型芯片的典型芯片n存儲容量為8K8n28個引腳：n13根地址線A12A0n8根數據線D7D0n片選CS1、CS2n讀寫WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567

6、8910111213142827262524232221201918171615功能表6264工作方式CS1CS2WEOED7D0未選中未選中讀操作寫操作1000111001高阻高阻輸出輸入6264功能表返回3.2.2 DRAM一、基本存儲電路一、基本存儲電路行選擇線行選擇線T1B存儲存儲電容電容CA列選列選擇線擇線T2I/O刷新放大器刷新放大器1. 電容上存有電荷時，表示存儲電容上存有電荷時，表示存儲數據數據A為邏輯為邏輯1；2. 行選擇線有效時，數據通過行選擇線有效時，數據通過T1送至送至B處；處；3. 列選擇線有效時，數據通過列選擇線有效時，數據通過T2送至芯片的數據引腳送至芯片的數據引

7、腳I/O；4. 為防止存儲電容為防止存儲電容C放電導致數放電導致數據丟失，必須定時進行刷新；據丟失，必須定時進行刷新；5. 動態刷新時行選擇線有效，而動態刷新時行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進行的。）進行的。） 集成度高，但速度較慢，集成度高，但速度較慢，價格低，一般用作主存。價格低，一般用作主存。 DRAM的基本存儲單元是單個場效應管及其極的基本存儲單元是單個場效應管及其極間電容間電容 必須配備必須配備“讀出再生放大電路讀出再生放大電路”進行刷新進行刷新 每次同時對一行的存儲單元進行刷新每次同時對一行的存儲單元進行刷新 每個基本存儲單元存儲二進制數一位每

8、個基本存儲單元存儲二進制數一位 許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣 DRAM一般采用一般采用“位結構位結構”存儲體：存儲體： 每個存儲單元存放一位每個存儲單元存放一位 需要需要8個存儲芯片構成一個字節單元個存儲芯片構成一個字節單元 每個字節存儲單元具有一個地址每個字節存儲單元具有一個地址NCDINWERASA0A2A1VDDNCCASDOUTA6A3A4A5VCC12345678161514131211109n存儲容量為存儲容量為16K1n16個個引腳：引腳：n7根地址線根地址線A6A0n1根數據輸入線根數據輸入線DINn1根數據輸出線根數據輸出線DOUTn行

9、地址選通行地址選通RASn列地址選通列地址選通CASn讀寫控制讀寫控制WEDRAM芯片2116二、二、DRAM的典型芯片的典型芯片 說明：說明：存儲地址需要分兩批傳送存儲地址需要分兩批傳送行地址選通信號行地址選通信號RASRAS有效，開始傳送行地址有效，開始傳送行地址隨后列地址選通信號隨后列地址選通信號CASCAS有效，傳送列地址，有效，傳送列地址，CASCAS相當于片選信號相當于片選信號讀寫信號讀寫信號WEWE讀讀/ /寫有效寫有效數據從數據從D DOUTOUT引腳輸出或從引腳輸出或從D DININ引腳輸入引腳輸入采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n行地址選通行地址選通RA

10、SRAS有效，傳送行地址有效，傳送行地址n列地址選通列地址選通CASCAS無效，沒有列地址無效，沒有列地址n芯片內部實現一行存儲單元的刷新芯片內部實現一行存儲單元的刷新n沒有數據輸入輸出沒有數據輸入輸出n存儲系統中所有芯片同時進行刷新存儲系統中所有芯片同時進行刷新nDRAMDRAM必須每隔固定時間就刷新必須每隔固定時間就刷新三、三、DRAM芯片的刷新芯片的刷新刷新方式刷新方式 集中刷新集中刷新：在：在2ms時間內集中一段時間進行刷新，在時間內集中一段時間進行刷新，在這段時間內存儲器不能進行讀寫操作，將這段時間稱為這段時間內存儲器不能進行讀寫操作，將這段時間稱為死時間。死時間。 分散刷新分散刷新

11、：在幾：在幾ms時間內每隔一段時間刷新一次。時間內每隔一段時間刷新一次。（需設刷新與讀寫選擇電路，沖突時會增加讀（需設刷新與讀寫選擇電路，沖突時會增加讀/寫周期的寫周期的時間）時間） 異步刷新異步刷新：在每一個指令周期中利用：在每一個指令周期中利用CPU不進行訪不進行訪問操作的時間進行刷新。問操作的時間進行刷新。3.3 只讀存儲器只讀存儲器ROM3.3.1掩膜型ROM 信息制作在芯片中，不可更改Vcc地址選通地址選通1D3 D2 D1 D0 掩膜ROM是靠MOS管是否跨接來決定0、1的，當跨接時對應位信息就是0，當沒有跨接時對應信息就是1。 3.3.2可編程只讀可編程只讀ROM 允許一次編程，

12、此后不可更改D7 D6 D5 D4 D3 D2 D1 D0Vcc地址選通地址選通1 PROM是靠存儲單元中的熔絲是否熔斷決定信息0、1的，當熔絲燒斷時對應位信息就是0，當沒有燒斷時對應信息就1。 3.3.3 可擦除可編程只讀可擦除可編程只讀ROM 一、基本存儲電路 用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程。Vcc字線字線數據線數據線 編程是電荷注入浮柵的柵極的過程，此時浮柵導通，選通此位時即讀出0；若沒有注入電荷浮柵截止，即讀出1。當紫外線照射30分鐘時，電荷形成光電流消失，恢復原狀態1。 浮柵浮柵二、典型二、典型EPROM芯片芯片2764功能表VppA12A7A6A5A4A3A2

13、A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615n存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數據線根數據線D7D0n片選片選CEn編程編程PGMn讀寫讀寫OEn編程電壓編程電壓VPP工作方式工作方式CEOEPGMA9VPPDO7DO0讀出讀出0015V輸出輸出讀出禁止讀出禁止0115V高阻高阻維持維持15V高阻高阻Intel標標識識0012V15V輸出編碼輸出編碼編程編程01負脈沖負脈沖21V輸入輸入編程校驗編程校驗

14、00121V輸出輸出編程禁止編程禁止121V高阻高阻2764功能表功能表返回3.3.4 電可擦除可編程只讀電可擦除可編程只讀ROM 采用加電方法在線進行以字節為單位擦除和編程，也可多次擦寫。內設編程所需高壓脈沖產生電路，可在線寫入，但寫入時間較長（10ms）。NCR/BA7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9NCOEA10CEI/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615n存儲容量為存儲容量為2K8n28個個引腳：引腳：n11根地址線根地址線A10A0n8根數據線

15、根數據線I/O7I/O0n片選片選CEn讀寫讀寫OE、WEn狀態輸出狀態輸出RDY/BUSY2817A功能表工作方式CEOEWERDY/BUSYI/O7I/O0讀出維持字節寫入0100110高電平高電平0輸出高阻輸入EEPROM 2817A的功能返回一、一、 存儲器與存儲器與CPUCPU的連接要考慮的問題的連接要考慮的問題1 CPU1 CPU總線的負載能力總線的負載能力 CPUCPU在設計時，一般輸出線的直流負載能力為帶一個在設計時，一般輸出線的直流負載能力為帶一個TTLTTL負負載，現存儲器都為載，現存儲器都為MOSMOS電路，直流負載很小，主要的負載是電電路，直流負載很小，主要的負載是電容

16、負載，故在小型系統中，容負載，故在小型系統中，CPUCPU是可以直接與存儲器相連的，是可以直接與存儲器相連的，而較大的系統中，就要考慮而較大的系統中，就要考慮CPUCPU能否帶得動，需要時就要加上能否帶得動，需要時就要加上緩沖器，由緩沖器的輸出再帶負載。緩沖器，由緩沖器的輸出再帶負載。2 2 存儲器的地址分配和片選存儲器的地址分配和片選 當多片存儲器存在時，如何選片選信號。當多片存儲器存在時，如何選片選信號。3 CPU3 CPU與存儲器的時序配合問題與存儲器的時序配合問題 CPUCPU的訪存時間必須大于所用外部存儲器的最大存取時間。的訪存時間必須大于所用外部存儲器的最大存取時間。4 4 控制信

17、號的連接控制信號的連接 如：如： IO/MIO/M、RDRD、WRWR等等 5 5 地址譯碼方式地址譯碼方式 線選譯碼線選譯碼 部分譯碼部分譯碼 全譯碼全譯碼3.4 3.4 存儲器的擴展存儲器的擴展二、位擴展（只加大位長，存儲體的字數與存儲器芯片字數一致）（只加大位長，存儲體的字數與存儲器芯片字數一致）用用64K1bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器 進行位擴展時，模塊中所有芯片的進行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個模塊的地址形成整個模塊的地址線和控制線，而各芯片的線和控制線，而各芯片的數據線并列（位線擴展）數據線并列（位線擴展）形成整個

18、模塊的數據線（形成整個模塊的數據線（8bit寬寬度）。度）。 本例采用線選方式。本例采用線選方式。 64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O cs cs 64K1I/OD0D7A16M/IOA0 A15RDWR1（設系統為（設系統為8088最小模式）最小模式）三、字擴展（只加大字長，存儲體的位數與存儲器芯片位數一致）（只加大字長，存儲體的位數與存儲器芯片位數一致）用用8K8bit的的2764芯片擴展實現芯片擴展實現16KB存儲器存儲器 進行字擴展時，模塊中所有芯片的進行字擴展時，模塊中所有芯片的地址線、控制線和數據線互連地

19、址線、控制線和數據線互連形成整個模塊形成整個模塊的低位地址線、控制線和數據線的低位地址線、控制線和數據線 ， CPUCPU的高位地址線（擴展的字線）被用來譯碼的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線以形成對各個芯片的選擇線 片選線片選線 。 本例采用全譯碼方式。本例采用全譯碼方式。CS8K*8A0 12 OE D07A0 A12M/IO RDD0 D7CS8K*8A0 12 OE D07譯譯碼碼器器Y0Y1Y7A13 A14 A15 GG2AG2BCBAA18 A16 A17 A19 &1四、字位同時擴展用用16K4bit的芯片擴展實現的芯片擴展實現32KB存儲器存儲器 首先對芯片首先對芯片分分組進行位擴展組進行位擴展，以，以實現按字節編址實現按字