1、會計學1數電時序數電時序(sh x)邏輯電路邏輯電路第一頁，共50頁。1、最低位在每次加1時都要翻轉(fn zhun)2、其它(qt)位，若其后各位均為1時，則加1時該位要翻轉，如0011-0100特點：000100100011010001010110011110001、同步二進制加法計數器實現方式：通過控制每位觸發器的T輸入端為1或0來控制時鐘信號到達時是翻轉還是保持，則第i位觸發器輸入端Ti的邏輯式應為：)12,1(.021niQQQTiii能實現翻轉和保持兩種操作的觸發器- T觸發器10T第1頁/共50頁第二頁，共50頁。驅動(q dn)方程21031020101QQQTQQTQTT*T

2、QQTQ32103210*3210210*21010*0*0)()(1QQQQQQQQQQQQQQQQQQQQQQQT觸發器特性(txng)方程：狀態方程輸出(shch)方程：3210QQQQC 第2頁/共50頁第三頁，共50頁。 初值為0000，每經過一個脈沖，狀態代碼增加1，15個脈沖后，狀態代碼為為1111，C端輸出1，因此(ync)C的輸出可作為向高位計數器的進位信號；第16個脈沖到來，狀態回到0000，此時該計數器又叫十六進制計數器。狀態(zhungti)轉換圖計數器的容量：計數器能計到最大的數，等于計數器每一位都是1時的數值(shz)，因此n位計數器的容量為2n-1第3頁/共50頁

3、第四頁，共50頁。時序(sh x)圖如果(rgu)設時鐘脈沖的頻率為f0，則Q0、Q1、Q2、Q3輸出波形的頻率依次為f0/2、f0/4、f0/8、f0/16；稱之為時鐘脈沖的二分頻、四分頻、八分頻、十六分頻。因此計數器也稱為分頻器。第4頁/共50頁第五頁，共50頁。邏輯圖D3D0：數據輸入端Q3Q0：數據輸出端CLK：邊沿觸發（上升沿）LD：同步預置數控制端，低電平有效，正常工作(gngzu)應置1 同步：受時鐘信號控制 異步：不受時鐘信號控制RD：異步置零輸入端，低電平有效，正常工作(gngzu)應該置1C：進位輸出端 EP、ET：工作(gngzu)狀態控制端， 正常計數時，令ET=EP=

4、1第5頁/共50頁第六頁，共50頁。工作狀態Q3Q2Q1Q0X0XXX異步置 0000010XX同步預置數D3D2D1D0X1101 保持（包括C）Q3Q2Q1Q0X11X0保持（C=0）Q3Q2Q1Q01111計數ETEPDLRCLKD74LS161功能表第6頁/共50頁第七頁，共50頁。).(021QQQCLKCLKiii時鐘信號(xnho)的邏輯式為： 思考：根據計數器工作特點(tdin)，計數器還有其它實現方法嗎？ 2、其它(qt)位，若其后各位均為1時，則加1時該位要翻轉，如0011-0100通過控制時鐘信號來實現計數操作： 將所有觸發器的T置1，同時，令CLK到達時只能加到該翻轉的

5、那些觸發器的CLK輸入端，而不加給那些不該翻轉的觸發器。1、最低位在每次加1時都要翻轉示例：P283 圖6.3.14：通過控制時鐘信號實現的4位二進制同步加法計數器。 CLKCLK 0第7頁/共50頁第八頁，共50頁。2、同步(tngb)二進制減法計數器0011010001100101011110001.0021TQQQTiiiCLKCLKQQQCLKCLKiii0021).(控制(kngzh)T觸發器的T輸入端實現方法：控制T觸發器的CLK輸入端第8頁/共50頁第九頁，共50頁。10021TQQQTiii.通過(tnggu)控制T端實現同步二進制減法計數器計數器狀態(zhungti)為000

6、0時B=1, B輸出的是向高位的借位第9頁/共50頁第十頁，共50頁。2、同步(tngb)二進制可逆計數器（加/減計數器) 設計原理：將加法計數器和減法計數器的輸入控制電路部分合并，通過(tnggu)增加其它控制信號，選擇是加法計數還是減法計數。 有兩種實現(shxin)方式：控制T端 控制CLK第10頁/共50頁第十一頁，共50頁。集成電路(jchng-dinl)實例：74LS191驅動(q dn)方程) )(/ ()()/ () )(/ ()()/ ()/ ()/ (12102103101020010QQQDUQQQDUTQQDUQQDUTQDUQDUTT（U/D）=0時，即為加法計數器的

7、驅動(q dn)方程（U/D）=1時，即為減法計數器的驅動(q dn)方程用U/D上的高低電平決定加/減,計數脈沖來自同一輸入端第11頁/共50頁第十二頁，共50頁。U/D是加減計數控制端； D0D3是并行數據(shj)輸入端；LD是異步預置數控制端；LD=0時，D0D3的數據(shj)立刻被置入FF0FF3中；S是使能控制端；S=1時T0T3全部為0，FF0FF3保持不變；C/B是進位/借位(ji wi)信號輸出端： 做加法計數時，Q3Q2Q1Q0=1111時，C/B=1，有進位輸出； 做減法計數時，Q3Q2Q1Q0=0000時，C/B=1，有借位(ji wi)輸出；CLKO是多個芯片級聯時

8、級間串行時鐘輸出端，CLKO=(CLKI S(C/B)在正常工作狀態下（S=0時），若C/B1，CLKI輸入低電平期間(qjin)，CLKO端會有一個低電平輸出。邏輯框圖第12頁/共50頁第十三頁，共50頁。74LS191邏輯(lu j)功能表 保持 預置數 加法計數 減法計數 011011100 工作狀態SCLKLDU/D第13頁/共50頁第十四頁，共50頁。DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDU所有觸發器的T=1，只要有時鐘信號就翻轉。CLKU端有計數脈沖輸入(shr)時，做加法計數CLKD端有計數脈沖輸入(shr)

9、時，做減法計數特點：加法計數脈沖和減法計數脈沖來自(li z)兩個不同的脈沖源 第14頁/共50頁第十五頁，共50頁。10T3001QQQT212QQT 030120123QQQQQQQQT二、同步(tngb)十進制計數器第15頁/共50頁第十六頁，共50頁。00001001之外的狀態都能夠(nnggu)經由若干脈沖進入到循環之內，具有自啟動功能 。狀態(zhungti)轉換圖第16頁/共50頁第十七頁，共50頁。工作狀態X0XXX置 0（異步）10XX預置數（同步）X1101保持（包括C）X11X0保持（C=0）1111十進制計數ETEPDLRCLKD引腳功能(gngnng)同74161第1

10、7頁/共50頁第十八頁，共50頁。10T)( 123001QQQQQT)( 32101012QQQQQQQT0123QQQT 第18頁/共50頁第十九頁，共50頁。具有(jyu)自啟動功能狀態(zhungti)轉換圖第19頁/共50頁第二十頁，共50頁。雙時鐘：雙時鐘：74192第20頁/共50頁第二十一頁，共50頁。 需要某種進制的計數器，又沒有(mi yu)現成產品時，需要通過外電路的不同連接，將已有的計數器芯片連成任意進制的計數器。 常見(chn jin)的集成計數器芯片主要有十進制、十六進制、12位二進制，14位二進制等。三、 任意(rny)進制計數器的構成方法第21頁/共50頁第二十

11、二頁，共50頁。如果計數器有異步置零端：從SM狀態譯碼出一個低電平信號，加到計數器的RD輸入端上，計數器馬上被清零(qn ln)。電路共M+1個狀態，其中的SM狀態為過渡狀態，穩定狀態依然是M個。現有(xin yu)：N進制計數器，需要：M進制計數器1、 MN 設法跳過多余(duy)的N-M個狀態。如果計數器有同步置零端：置零的低電平從SM-1狀態譯出，穩定狀態共M個。置零法：第22頁/共50頁第二十三頁，共50頁。置零法工作狀態X0XXX置 0（異步）10XX預置數（同步）X1101保持（包括C）X11X0保持（C=0）1111計數ETEPDLRCLKD74160功能表需要利用(lyng)其

12、中0000-0101六個狀態應從0110 下譯出低電平送給(sn i)RD，0110為過渡狀態第23頁/共50頁第二十四頁，共50頁。第24頁/共50頁第二十五頁，共50頁。第25頁/共50頁第二十六頁，共50頁。共出現7個狀態，過渡(gud)狀態用虛線表示第26頁/共50頁第二十七頁，共50頁。問題：0110 時輸出的低電平將計數器內所有觸發器同時置零，因此， 0110保持的時間很短，動作慢的觸發器可能(knng)還沒有復位，置零的低電平就已經消失了。 改進方法(fngf)：將置零信號用SR鎖存器保存。SR01置零的低電平可持續(chx)時鐘信號的一個高電平的時間。第27頁/共50頁第二十八

13、頁，共50頁。同步置數方式：在Si狀態下輸入預置數的低電平，將電路的下一個(y )狀態置成Sj狀態，中間跳過N-M個狀態；異步預置方式：增加過渡狀態，在Si+1狀態下輸入置數信號。置數法：適用于有預置(y zh)數功能的計數器，通過給計數器置入某個數的方法來跳過N-M個狀態。第28頁/共50頁第二十九頁，共50頁。例：將十進制計數器74160接成六進制計數器74160的LD采用同步(tngb)方式，因此在電路的0101狀態下，譯碼出0送入LD，同時令D3D2D1D0=0000，則下一個上升沿到達時，電路的狀態將被置成0000。 第29頁/共50頁第三十頁，共50頁。例：將十進制計數器74160

14、接成六進制計數器74160的LD采用同步方式，因此在電路的0101狀態下，譯碼出0送入LD，同時令D3D2D1D0=0000，則下一個(y )上升沿到達時，電路的狀態將被置成0000。 沒用的1001，C失去(shq)作用第30頁/共50頁第三十一頁，共50頁。例：將十進制計數器74160接成六進制計數器想辦法將1001這個狀態包含到電路有效狀態中去：在0100狀態下譯出0送入LD，并令D3D2D1D0=1001，則電路的下一個狀態為1001，此時進位C輸出為1，電路的有效狀態仍為6個，每經過(jnggu)6個脈沖C輸出一個進位第31頁/共50頁第三十二頁，共50頁。2. N MM=N1N2

15、先用前面的方法分別(fnbi)接成N1和N2兩個計數器。將N1和N2級連：b.串行進位方式：低位片的進位輸出作為高位片的CLK，兩片始終同時處于(chy)計數狀態第32頁/共50頁第三十三頁，共50頁。并行進位法當（1）計到1001時，C輸出1，（2）開始計數(j sh)，狀態增加1，當下個CLK上升沿到達時，（1）回到0000，（2）停止計數(j sh)；（1）始終處于計數(j sh)狀態；每經過十個脈沖（1）從0000-1001循環一次，（2）增加1。第33頁/共50頁第三十四頁，共50頁。串行進位法當(1)計到1001時，C輸出(shch)1，(2)的CLK輸入0，（1）、（2）都工作在

16、計數(j sh)狀態；每經過十個脈沖(1)從0000-1001循環一次，(2)增加1下一個CLK的上升沿到達后，(1)回到0000，C回到0，(2)的CLK輸入變回1(正跳變)，(2)計入0001。第34頁/共50頁第三十五頁，共50頁。M不可(bk)分解(素數)該方法(fngf)更具一般性第35頁/共50頁第三十六頁，共50頁。首先(shuxin)將兩片74160連成100進制計數器 第36頁/共50頁第三十七頁，共50頁。整體置零（異步） 采用整體(zhngt)置零或整體(zhngt)置數的方法，將百進制計數器連成二十九進制計數器 計數狀態應為0到28，74160的置零為異步方式，因此應該

17、在計到29時，譯出一個低電平信號(xnho)，輸入到兩片的RD。第37頁/共50頁第三十八頁，共50頁。整體置零（異步） 采用整體(zhngt)置零或整體(zhngt)置數的方法，將百進制計數器連成二十九進制計數器 計數(j sh)狀態應為0到28，74160的置零為異步方式，因此應該在計到29時，譯出一個低電平信號，輸入到兩片的RD。 進位信號，應該從28的這個(zh ge)狀態譯出(G2)。第38頁/共50頁第三十九頁，共50頁。整體置零（異步） 采用(ciyng)整體置零或整體置數的方法，將百進制計數器連成二十九進制計數器 計數狀態應為0到28，74160的置零為異步方式，因此應該在計到

18、29時，譯出一個低電平信號(xnho)，輸入到兩片的RD。 進位信號，應該(ynggi)從28的這個狀態譯出(G2)。低電平有效第39頁/共50頁第四十頁，共50頁。 采用整體(zhngt)置零或整體(zhngt)置數的方法，將百進制計數器連成二十九進制計數器 74160的預置數控制為同步方式(fngsh)，因此在計到28時，譯出一個低電平信號，輸入到兩片的LD。整體置數（同步）第40頁/共50頁第四十一頁，共50頁。 采用整體(zhngt)置零或整體(zhngt)置數的方法，將百進制計數器連成二十九進制計數器 74160的預置數控制為同步方式，因此在計到28時，譯出一個(y )低電平信號，輸

19、入到兩片的LD。整體置數（同步）進位(jnwi)信號也可從該門引出，低電平有效. 同步方式無需過渡狀態，可靠性高于異步方式第41頁/共50頁第四十二頁，共50頁。 例：試分析下圖所示電路的分頻比(即Y與CLK的分頻比)。(西北工業大學1999)解：兩片74LS161組成16*16同步(tngb)二進制計數器，計數到01110111 (即119)時，下一個CLK到達后電路同步(tngb)置0，所以這是一個120進制計數器。電路(dinl)輸出端的D觸發器接成了T觸發器，即2分頻電路(dinl)，所以輸出Y與CLK的分頻比為1：240第42頁/共50頁第四十三頁，共50頁。1000 0100 0010 0001原理：設初始狀態為1000，輸入(shr)一個脈沖，1就右移一位，經過4個脈沖后電路狀態