1、1 .標準與或式是由A.與項相或B.2 .以下各門電路中,集電極開路TTL與非門一般TTL或非門°全加器D.比擬器個.B.二個穩態桂林電子科技大學國際學院試卷20212021學年第二學期適用班級07電氣課程名稱數字邏輯電路+VHDLAB卷；閉卷測試時間120分鐘班級學號姓名題號一一三四五六七八九十成績總分值202010201515100得分評卷人一、選擇題每題2分,共20分.構成的邏輯表達式.最小項相或C.最大項相與D.或項相與的輸出端可直接相連,實現線與.A.一般TTL與非門B.C.一般CMO而非門D.3 .以下邏輯代數式中值為零的是A4 .在以下電路中,不是組合邏輯電路的是A.編

2、碼器B.鎖存器C.5 .八路數據選擇器,其數據輸入端有A.1B.2C.36 .多諧振蕩器輸出狀態有A.一個穩態,一個暫態C.沒有穩態D.由外部觸發信號確定7 .用n個觸發器構成計數器,可得到的最大計數模是.A.2nB.2nC.nD.28 .和八進制數1668等值的十六進制數和十進制數分別為,118D,142D,230D,116D9 .用來鑒別脈沖信號幅度時,應采用.A、穩態觸發器B、雙穩態觸發器C、多諧振蕩器D位輸出的D/A轉換器精度是.n22n2n二、填空題每題2分,共20分1 .由n個變量構成的任何一個最大項有種變量取值使其值為2 .正邏輯的或門可以是負邏輯的門電路.3 .時序邏輯電路在任

3、一時刻的穩定輸出不僅與當時的輸入有關,而且4 .多諧振蕩器有個穩定狀態.5 .74LS138譯碼器的輸出是電平有效.6 .由同類觸發器構成的計數器電路,同步計數器比異步計數器電路結構7 .邏輯變量X與“0異或相當于8 .鑒別脈沖幅度通常使用的觸發器是.9 .由TTL門電路構成的主從JK觸發器的觸發方式是觸發.位D/A轉換器最多有個不同的模擬量輸出.三、簡做題每題5分,共10分1、用代數法將以下函數化簡為最簡“與-或式.L1AABCABCACBCCB(1)F(A,B,C)=(0,1,2,3,4,6)；n-1施密特觸發器1.2、用卡諾圖化簡法將以下兩函數化簡為最簡的與-或式.四、簡單分析題每題10

4、分,共20分1 .分析以下圖所示邏輯電路的功能要列出真值表寫出表達式.YCPCP2 .由JK觸發器組成的同步時序電路如以下圖所示.寫出各觸發器狀態方程,畫出狀態轉移圖,說明此電路的邏輯功能B-=1A五、組合電路設計15分試用3個3輸入端與門和一個或門設計一個實現語句“A>B'的電路,當滿足要求時電路輸出為1.A和B均為兩位二進制數.六、時序電路設計15分試用JK觸發器設計一個同步6進制減法計數器,畫出邏輯圖.一、選擇題每題1分,共10分1. A2. B3. A4. B5. D6. D7. A8. A9. D10. C二、填空題每題2分,共20分1.2n2,非3.前一時刻輸出5.低

5、(1,2,37)F6,復雜8.私密特觸發器9.低三、簡做題1、步驟酌情給分ACBDBEF.2、卡諾圖,畫圈3分,結果2分fBCF11110四、簡單分析題每題5分,共10分1.真值表2分Y2Y10000000110010100110110010101011100111111YiAB(AB)C1、寫出狀態方程(3分)Qo1DoQnQIQin1DiQ0q21d2q；QnQnQnQn+1Qn+1Qn+10000010010110111111111101101001000010101011010112、出狀態轉移表3分3.狀態轉移圖3分4、此電路是五進制計數器,可自啟動3分五、組合電路設計15分真值表5

6、分ABCFG0000000101010010110110000101101101011110表達式5分FABACGABACABC.0001111000100011FABAC畫電路圖5分gAbAc六、時序電路設計15分 該計數器的計數循環中7個狀態.3分 列出狀態轉移真值表、畫出狀態轉移圖.4分n+1一一一一一一-nQ_nQ-nQ-n+1Q-n+1Q-n+1Q001011011111111110110100100010010101101001000假設使用D觸發器,寫出鼓勵方程表達式.4分QD=Qn+1QQn+1畫出計數器電路圖.4分桂林電子科技大學信息科技學院試卷參考答案和評分標準2006-2

7、007學年第2學期課號課程名稱數寧邏輯AA卷,團卷適用班級或年汲、專程木全院、填空題每小選2分,共20分k953.37,391.592、攝小用表達式?標準和之和代.搔尢頂表達式標用和之和式3、短小,k高4、2rl.n3n.26、256,1007、稔,哲穩8、01100000009、0.03910、與,或二、單向選擇題每題2分,共20分1、.2、.3、.4、.5、6、,7、,8、,9、,10、三、作圖心每題5分,共20分評分標選；輸出波形畫鎧I處扣1分,錯3處以上無分1、門電路符號和A.B、C輸入被形勿圖3.1所示.根據拾定的輸入波形畫出輸出F的波2、由與非門構成的根本RS觸發發電路和輸入波形如

8、圖3.2所示,根據/、8輸入波形畫出0和0的愉出波形.3、觸發器電路和掠入波形如圖3.3所示,根據48和CT輸入波形畫出.的輸出波形,設觸發牌的初態為0.圖3.34、位全減落電路的邏輯符號和輸入波形如圖34所示,是被減數.8是址數.C7是低位米的借位；50是相戰后的差輸HI,.是向高位的借位.根據人8和C7瑜入波形畫出SO和CO的榆出波形四、分析題每題四分,共20分k分析圖4.1所示PLA電路,說明電路功能.寫出飾出表達式3分4=4瓦Z2=JZ/：Z；B+AB由裝達式列出電路的真值表見表41所示4分說明電路功能3分該電路是1位二進制數比擬器,/、6是二進制數輸入：Zi是4>8飾出：Z是/

9、V5輸出:4是4-6輸出,表4,1AnZZZ0000I0i01010100110012、分析圖4.2所示的電路,寫出電路的飄動方程、狀態方程,列出狀態轉換去,畫出狀態特換圖,并說明電路的邏輯功能和特點.,JQ圖4.2驅動方程：1.5分J=l,Kx=Q"；J"2Q*2=0i；.Qi,K、=Q2狀態方程；1.5分0產=0：+0&"：="0；+©5:0T=Q0；+QiQ"=CJ狀態轉換表見表4.3所示3分狀態轉換圖見圖4.3所示2分Q；出Qx./000011001011010I01011111100001101000110i0I11

10、1i10表4說明電路功能12分,該電跖是同步五進制加法計數器.有自外動特性6五、設計題每題10分,共五分1、8線3線編外器的邏輯符號如圖5,1所示,YyY?是8線輸入端,C、B、A是3線輸出端,其中C輸出端的權侑最高,依次為B和A.用VferilogHDL編寫8級3線編碼器的源程序.VerilogHDL的美他字見陽錄8"3線戰瑪器module5t5_hYO,YI.Y2,Y3,Y4.Y5.Y6.Y7tc.bj)；inputYO.Yl.Y2,Y3,Y4.Y5.Y6丫7;outputc.b.aircgc.b.a;alwaysbegincascCYO.YLYZY3,Y4.Y5.Y6.Y7J)b10000000:yka)=000:,bOIOOOOOO:(c.b.a=OOI;,bOOIWOW:y