1、精選文檔數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)七 計(jì)數(shù)器的設(shè)計(jì)姓名：黃文軒學(xué)號(hào)：17310031班級(jí)：光電一班一、 實(shí)驗(yàn)?zāi)康氖煜-K觸發(fā)器的邏輯功能，掌握J(rèn)-K觸發(fā)器構(gòu)成異步計(jì)數(shù)器和同步計(jì)數(shù)器。二、 實(shí)驗(yàn)器件1.數(shù)字電路實(shí)驗(yàn)箱、數(shù)字萬(wàn)用表、示波器。2.虛擬器件: 74LS73， 74LS00, 74LS08, 74LS20三、 實(shí)驗(yàn)預(yù)習(xí)1. 復(fù)習(xí)時(shí)序邏輯電路設(shè)計(jì)方法 根據(jù)設(shè)計(jì)要求獲得真值表 畫(huà)出卡諾圖或使用其他方式確定狀態(tài)轉(zhuǎn)換的規(guī)律 求出各觸發(fā)器的驅(qū)動(dòng)方程 根據(jù)已有方程畫(huà)出電路圖。2. 按實(shí)驗(yàn)內(nèi)容設(shè)計(jì)邏輯電路畫(huà)出邏輯圖、16進(jìn)制異步計(jì)數(shù)器的設(shè)計(jì)異步計(jì)數(shù)器的設(shè)計(jì)思路是將上一級(jí)觸發(fā)器的Q輸出作為下一級(jí)觸

2、發(fā)器的時(shí)鐘信號(hào)，置所有觸發(fā)器的J-K為1，這樣每次到達(dá)時(shí)鐘下降沿都發(fā)生一次計(jì)數(shù)，每次前一級(jí)觸發(fā)器從1變化到0都使得后一級(jí)觸發(fā)器反轉(zhuǎn)，即引發(fā)進(jìn)位操作。畫(huà)出由J-K觸發(fā)器組成的異步計(jì)數(shù)器電路如下圖所示：使用Multisim仿真驗(yàn)證電路正確性，仿真圖中波形從上到下依次是從低位到高位觸發(fā)器的輸出，以及時(shí)鐘信號(hào)。：可以看出電路正常執(zhí)行16進(jìn)制計(jì)數(shù)器的功能。、16進(jìn)制同步計(jì)數(shù)器的設(shè)計(jì)較異步計(jì)數(shù)器而言，同步計(jì)數(shù)器要求電路的每一位信號(hào)的變化都發(fā)生在相同的時(shí)間點(diǎn)。因此同步計(jì)數(shù)器各觸發(fā)器的時(shí)鐘脈沖必須是同一個(gè)時(shí)鐘信號(hào)，這樣進(jìn)位信息就要放置在J-K輸入端，我們可以把J-K端口接在一起，當(dāng)時(shí)鐘下降沿到來(lái)時(shí)，如果滿足進(jìn)

3、位條件(前幾位觸發(fā)器輸出都為1)則使JK為1，發(fā)生反轉(zhuǎn)實(shí)現(xiàn)進(jìn)位。畫(huà)出由J-K觸發(fā)器和門電路組成的同步計(jì)數(shù)器電路如下圖所示使用Multisim仿真驗(yàn)證電路正確性，仿真圖中波形從上到下依次是從低位到高位觸發(fā)器的輸出，計(jì)數(shù)器進(jìn)位輸出，以及時(shí)鐘信號(hào)。：可以看出電路正常執(zhí)行16進(jìn)制計(jì)數(shù)器的功能，且每到15就輸出進(jìn)位信號(hào)，我們可以判斷電路正確。、使用JK觸發(fā)器模仿74LS194功能，實(shí)現(xiàn)可以左移和右移的寄存器。使用觸發(fā)器和門電路實(shí)現(xiàn)74LS194的功能，可以由以下電路圖得到：(圖中JK觸發(fā)器與反相器共同構(gòu)建D觸發(fā)器)由于實(shí)驗(yàn)箱器件數(shù)目的限制，我們只能實(shí)現(xiàn)有左移和右移功能的寄存器。考慮移位時(shí)，每到時(shí)鐘脈沖邊

4、沿，每個(gè)D觸發(fā)器可以送出自己現(xiàn)有的存儲(chǔ)信息，并接受一個(gè)來(lái)自J輸入端的信號(hào)。我們只需把一定邏輯運(yùn)算后的信號(hào)按需求接至每個(gè)D 觸發(fā)器的輸入端，比如對(duì)于雙向移位寄存器，我們有：D0 = S*DIR+*Q1; D1 = S*Q0+*Q2;D2 = S*Q1+*Q3; D3 = S*Q2+*DIL;畫(huà)出電路圖如下圖所示使用S = 1的右移功能，DIR 為1KHZ時(shí)鐘脈沖時(shí)，仿真波形如下圖所示：左移時(shí)，波形如下圖所示：可以看出電路實(shí)現(xiàn)了雙向移位寄存器的功能，可以判斷電路設(shè)計(jì)正確。 設(shè)計(jì)計(jì)數(shù)范圍為0112的特殊計(jì)數(shù)器，使用JK觸發(fā)器和門電路實(shí)現(xiàn)對(duì)該電路我有兩種設(shè)計(jì)方案使用JK觸發(fā)器的CLR清零端，在從12(

5、1100)躍變到01(0001)的過(guò)程中，我們只需要讀取一個(gè)達(dá)成躍變的條件信號(hào)，并以此為標(biāo)準(zhǔn)置零JK3、JK2、JK1三個(gè)觸發(fā)器，就能讓輸出信號(hào)在0001和1100間循環(huán)。容易看出這個(gè)條件信號(hào)為1101，我們使用一個(gè)與非門把Q3、Q2、Q0做與非運(yùn)算，并將其接在前三個(gè)觸發(fā)器的清零端即可。畫(huà)出電路圖如下圖所示使用Multisim仿真驗(yàn)證電路正確性，圖中從上到下依次是Q0、Q1、Q2、Q3和時(shí)鐘信號(hào)。按照標(biāo)準(zhǔn)的時(shí)序邏輯電路設(shè)計(jì)過(guò)程，得到各觸發(fā)器的驅(qū)動(dòng)方程并以此設(shè)計(jì)電路。對(duì)本電路，我們很容易得到J0 = K0 = 1，J1 = K1 = Q0，J2 = K2 = (Q1 and Q0) or (Q3

6、 and Q2)， J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2). 根據(jù)上式使用門電路畫(huà)出電路圖如下：使用Multisim仿真驗(yàn)證電路正確性，圖中從上到下依次是Q0、Q1、Q2、Q3和時(shí)鐘信號(hào)。四、 實(shí)驗(yàn)內(nèi)容1、 實(shí)驗(yàn)?zāi)康?用JK觸發(fā)器設(shè)計(jì)一個(gè)16進(jìn)制異步計(jì)數(shù)器，用邏輯分析儀觀察CP和各輸出的波形。 用JK觸發(fā)器設(shè)計(jì)一個(gè)16進(jìn)制同步計(jì)數(shù)器,用邏輯分析儀觀察CP和各輸出的波形。 用J-K觸發(fā)器和門電路設(shè)計(jì)一個(gè)具有置零，保持，左移，右移，并行送數(shù)功能(詳見(jiàn)實(shí)驗(yàn)四表二)的二進(jìn)制四位計(jì)數(shù)器模仿74LS194功能。(注:在實(shí)驗(yàn)箱上可只實(shí)現(xiàn)左移或右移功能，在pro

7、teus軟件上可實(shí)現(xiàn)對(duì)五個(gè)功能的綜合實(shí)現(xiàn))用JK觸發(fā)器和門電路設(shè)計(jì)一個(gè)特殊的12進(jìn)制同步計(jì)數(shù)器，其十進(jìn)制的狀態(tài)轉(zhuǎn)換圖為: 01-02-03-04-05-06-07-08-09-10-11-122、設(shè)計(jì)過(guò)程 串聯(lián)四個(gè)JK觸發(fā)器的Q輸出和CLK時(shí)鐘輸入，J、K端接1， 清零端接1，時(shí)鐘信號(hào)接在第一個(gè)觸發(fā)器的CLK輸入端。將Q0、Q1、Q2、Q3與示波器探頭相連觀察輸出。 將時(shí)鐘信號(hào)并聯(lián)在四個(gè)觸發(fā)器的CLK輸入端， 清零端接1，J0、K0接1，J1、K1 與Q0相連， Q1 and Q0通過(guò)與門和J2、K2相連， Q2 and Q1 and Q0通過(guò)與門和J3、K3相連。將Q0、Q1、Q2、Q3與示

8、波器探頭相連觀察輸出波形。 受到實(shí)驗(yàn)箱期間數(shù)目和種類的限制，實(shí)驗(yàn)中將分開(kāi)實(shí)現(xiàn)左移和右移的寄存器電路。首先將四個(gè)JK觸發(fā)器借助反相器改造為D觸發(fā)器，如下所示：其中左移電路為：D0 = DIR; D1 = Q0; D2 = Q1; D3 = Q2;右移電路為：D0 = Q1; D1 = Q2; D2 = Q3; D3 = DIL; 使用清零端得到的電路滿足CLR0 = 1；CLR1 = CLR2 = CLR3 = not(Q3 and Q2 and Q0)使用觸發(fā)器時(shí)序邏輯得到的電路滿足J0 = K0 = 1J1 = K1 = Q0J2 = K2 = (Q1 and Q0) or (Q3 and

9、Q2) J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2)測(cè)試過(guò)程實(shí)驗(yàn)接線圖和實(shí)驗(yàn)波形圖：(有效的波形從上到下依次為時(shí)鐘信號(hào)、Q3、Q2、Q1、Q0)可以看出串聯(lián)的4個(gè)觸發(fā)器實(shí)現(xiàn)了異步計(jì)數(shù)的功能，計(jì)數(shù)到15后躍變回0 實(shí)驗(yàn)接線圖和實(shí)驗(yàn)波形圖： (有效的波形從上到下依次為時(shí)鐘信號(hào)、Q3、Q2、Q1、Q0)可以看出時(shí)鐘信號(hào)并聯(lián)的4個(gè)觸發(fā)器實(shí)現(xiàn)了同步計(jì)數(shù)的功能，計(jì)數(shù)到15后躍變回0 實(shí)驗(yàn)接線圖和實(shí)驗(yàn)波形圖：分為左移和右移兩次記錄實(shí)驗(yàn)結(jié)果右移 | 實(shí)驗(yàn)接線圖：右移 | 使用LED燈和手動(dòng)脈沖進(jìn)行靜態(tài)測(cè)試：我們預(yù)置Q0 = 0，Q1=Q2=Q3=1，逐次施加單次脈沖，

10、將Q0、Q1、Q2、Q3從左到右接在LED燈上，得到的LED燈變化如下圖所示： 容易看出，左移狀態(tài)下，信號(hào)實(shí)現(xiàn)了0111->1011->1101->1110的轉(zhuǎn)變，實(shí)行了正常的右移寄存器功能。右移 | 使用脈沖信號(hào)實(shí)現(xiàn)動(dòng)態(tài)測(cè)試：使用74LS197生成周期分別為T、4T的兩個(gè)時(shí)鐘脈沖，以T周期的信號(hào)為右移的時(shí)鐘脈沖，4T周期的信號(hào)為右移信號(hào)輸入DIR。圖中四個(gè)波形依次為Q0、Q1、Q2、Q3.。可以看見(jiàn)，4個(gè)信號(hào)都為4T周期的時(shí)鐘信號(hào)，計(jì)數(shù)器實(shí)現(xiàn)了正常的右移功能，相鄰兩個(gè)信號(hào)的時(shí)差為T，說(shuō)明T周期的時(shí)鐘信號(hào)每次到達(dá)下降沿就讓寄存器整體右移。左移 | 實(shí)驗(yàn)接線圖：左移 | 使用L

11、ED燈和手動(dòng)脈沖進(jìn)行靜態(tài)測(cè)試：我們預(yù)置Q3 = 0，Q0=Q1=Q2=1并施加單次脈沖，得到的LED燈變化如下圖所示：左移狀態(tài)下，信號(hào)實(shí)現(xiàn)了1110->1101->1011->0111的轉(zhuǎn)變，實(shí)行了正常的左移寄存器功能。右移 | 使用脈沖信號(hào)實(shí)現(xiàn)動(dòng)態(tài)測(cè)試：同樣用T、4T的兩個(gè)時(shí)鐘脈沖作為時(shí)鐘脈沖和左移信號(hào)輸入DIL。圖中四個(gè)波形依次為Q0、Q1、Q2、Q3.。可以看見(jiàn)，4個(gè)信號(hào)都為4T周期的時(shí)鐘信號(hào)，計(jì)數(shù)器實(shí)現(xiàn)了正常的左移功能： 本實(shí)驗(yàn)考慮到使用JK觸發(fā)器的清零需要Q跳變到13時(shí)才能激活，可能存在一定不穩(wěn)定性，正式實(shí)驗(yàn)時(shí)我采用了預(yù)習(xí)中的第二種設(shè)計(jì)方法，來(lái)保證波形的穩(wěn)定性。預(yù)習(xí)

12、時(shí)我們沒(méi)有使用標(biāo)準(zhǔn)的卡諾圖方法來(lái)驗(yàn)證，我們這里畫(huà)出卡諾圖檢驗(yàn)其正確性我們使用如上的Python代碼生成卡諾圖，得到的卡諾圖如下，其橫坐標(biāo)從左到右依次為:*、*Q0、Q1*Q0、Q1*；其縱坐標(biāo)從上到下依次為:*、* Q2、Q3*Q2、Q3*； J0 = 1；K0 = 1;J1 = Q0; K0 = Q0;J2 = Q1*Q0; K0 = Q3*Q2;J3 = Q0 * Q1 * Q2; K3 = Q2;可以看出，我們?cè)O(shè)計(jì)電路使用的J0 = K0 = 1，J1 = K1 = Q0，J2 = K2 = (Q1 and Q0) or (Q3 and Q2)， J3 = K3 = (Q2 and Q1 and Q0) or (Q3 and Q2)可以覆蓋卡諾圖中所有的1，繞過(guò)所有的0，證明了其正確性。這也提醒我們，設(shè)計(jì)JK觸發(fā)器輸入端的組合邏輯方法不止一種，可以根據(jù)現(xiàn)有器件和操作難度進(jìn)行靈活調(diào)整。比如本實(shí)驗(yàn)不完全按照卡諾圖化簡(jiǎn)，反而使用了更少的門電路。實(shí)驗(yàn)接線圖：實(shí)驗(yàn)波形圖： 容易看出波形從01計(jì)數(shù)到12后又跳轉(zhuǎn)回01，不斷重復(fù)該周期。五、 總結(jié)