1、基于FPGA的語音存儲與回放系統設計應用2011/03/151.設計要求設計并制作一個數字化語音存儲與回放系統，其示意圖如圖1所示。圖1:數字化語音存儲與回放系統示意圖1. 放大器1的增益為46dB，放大器2的增益為40dB，增益均可調；2. 帶通濾波器：通帶為300Hz34kHz；3. ADC：采樣頻率fs=8kHz，字長=8位；4. 語音存儲時間10s；5. DAC：變換頻率fc=8kHz，字長=8位；6. 回放語音質量良好。不能使用單片語音專用芯片實現本系統。2.數字化語音存儲與回放系統硬件電路2.1 放大器1即音頻信號放大電路音頻信號放大電路如圖2所示。第一級放大(-47)倍。IRD1

2、20實現自動增益控制，當開關打到1的位置是增益自動控制，當開關打到2的位置是手動控制。增益自動、手動控制是利用場效應管工作在可變電阻區，漏源電阻受柵源電壓控制的特性。第二級放大(+101)倍。第三級放大倍數可調，最大(-20)倍，保證ADC0809滿量程轉換。圖2:音頻信號放大電路2.2 帶通濾波器帶通濾波器如圖3所示。實測帶通3003300Hz。保證語音信號不失真地通過濾波器，濾除帶外的低頻信號和高次諧波。圖3:帶通濾波器2.3 模數轉換(ADC)電路ADC電路如圖4所示。題目要求采樣頻率fs=8kHz，字長=8位，可選擇轉換時間不超過125 s的8位A/D轉換芯片，ADC0809的轉換時間

3、為100s，可選用ADC0809。音頻信號經過放大、濾波送給ADC0809 ADC電路，將模擬量轉換為數字量，再經可編程器件送給存儲芯片。cp、oe、eoc、start、ale、din70接圖9。圖4:ADC電路 2.4 語音存儲電路24 語音存儲電路存儲芯片HM628128D管腳如圖5所示。HM628128D可存儲8位131072字，5V供電，靜態RAM。語音存儲時間10s。HM628128D在數字化語音存儲與回放系統硬件電路中的接線如表1所示。HM628128D讀寫功能如表2所示。25 數模轉換(DAC)電路DAC如圖6所示。題目要求變換頻率fc=8kHz，字長=8位，可選擇轉換時間不超過

4、125s的8位DA轉換芯片，DAC0800的轉換時間為100ns，可選用DAC0800。存儲芯片輸出的數字量經可編程器件圖9送給DAC0800 DAC電路，將數字量轉換為模擬量。圖6 DAC0800 DAC電路26 帶通濾波器和功率放大器帶通濾波器2如圖7所示。放大器2和功率放大器如圖8所示。圖6、圖7、圖8連接起來就可以獲得音頻信號3 數字化語音存儲與回放系統軟件電路31 FPGA外部接線FPGA外部接線如圖9所示。clk24m接24MHz晶振，cp接圖4 ADC0809 ADC電路，yy70接圖15 HM628128D，res接按鍵開關res為0時地址復位為0，wo接高低電平開關wo為0錄音wo為1放音，stat接高低電平開關，開始錄音或放音。dout7.O接圖6，wr、read、adr16.O接圖5HM628128D，bz接發光指示燈顯示錄音或放音工作狀態，其余端接圖4 ADC0809 ADC電路。圖9 FPGA外部接線4 結論此課題的創新點在于用FPGA控制數字化語音存儲與回放，取代了以往用單片機去控制；同時此課題綜合了數電、模電、DA