數字邏輯設計第七章(3)_第1頁
數字邏輯設計第七章(3)_第2頁
數字邏輯設計第七章(3)_第3頁
數字邏輯設計第七章(3)_第4頁
數字邏輯設計第七章(3)_第5頁
已閱讀5頁,還剩47頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、1 1第第7 7章章 時序邏輯設計原理時序邏輯設計原理 鎖存器和觸發器鎖存器和觸發器 同步時序分析同步時序分析 同步時序設計同步時序設計數字邏輯設計及應用數字邏輯設計及應用2 2內容回顧內容回顧SCRQQD Q CLK Q主從主從S-RS-R觸發器觸發器S QCR QCSRQQLS QCR Q延遲輸出延遲輸出C C無效時輸出變化無效時輸出變化動態輸入指示動態輸入指示邊沿觸發邊沿觸發D QC QD QC QQQNDCLK主從主從D D觸發器觸發器3 3S QCR QQQLS QCR QJ2K1C主主 從從QmJ1K2S QCR QQQLS QCR QJKC主主 從從Qm主從主從J-KJ-K觸發器

2、觸發器4 4內容回顧內容回顧同樣是主從結構,同樣是主從結構,由由D D鎖存器構成的可以稱為邊沿鎖存器構成的可以稱為邊沿D D觸發器觸發器由由S-RS-R鎖存器構成的不能稱為邊沿鎖存器構成的不能稱為邊沿S-RS-R觸發器觸發器主從結構的主從結構的J-KJ-K觸發器也不是邊沿觸發!觸發器也不是邊沿觸發! (1 1箝位箝位 和和 0 0箝位)箝位)D D觸發器的輸出:觸發器的輸出:QQ* * = D = DS-RS-R觸發器的輸出:觸發器的輸出:QQ* * = S + RQ = S + RQJ-KJ-K觸發器的輸出:觸發器的輸出:QQ* * = = JQ + KQJQ + KQ5 5邊沿邊沿J-KJ

3、-K觸發器觸發器Q* = D = JQ + KQ時鐘上升沿(正邊沿)有效時鐘上升沿(正邊沿)有效不會出現不會出現“箝位箝位”現象現象JKCLKQQLD QCLK6 6T T觸發器觸發器在每個時鐘脈沖有效沿都會改變狀態(翻轉)在每個時鐘脈沖有效沿都會改變狀態(翻轉)QQTT(toggle)觸發器觸發器EN QT Q具有使能端的具有使能端的T觸發器觸發器TQ7 7利用利用D D、J-KJ-K觸發器實現觸發器實現T T觸發器觸發器利用利用D觸發器實現觸發器實現 D:Q* = D T:Q* = Q D = Q利用利用J-K觸發器實現觸發器實現 JK:Q* = JQ + KQ T:Q* = Q J =

4、K = 1TQQND Q CLK QTQQNJ QCLK K Q18 8具有使能端的具有使能端的T T觸發器的可能電路觸發器的可能電路T:Q* = ENQ + ENQ01EN維持維持 Q翻轉翻轉 QQ* 功能表功能表JK:Q* = JQ + KQD:Q* = D9 9其他結構的觸發器其他結構的觸發器維持阻塞結構維持阻塞結構利用門電路傳輸延遲時間的邊沿利用門電路傳輸延遲時間的邊沿J-KJ-K觸發器觸發器JCLKKQLQPRLCLRLCLKDQQL1010鎖存器與觸發器小結鎖存器與觸發器小結鎖存器和觸發器鎖存器和觸發器 電平有效和邊沿有效的區別電平有效和邊沿有效的區別按照邏輯功能的不同特點,通常可

5、分為按照邏輯功能的不同特點,通常可分為S-R觸發器(鎖存器)觸發器(鎖存器)D觸發器(鎖存器)觸發器(鎖存器)J-K觸發器觸發器T觸發器觸發器每種觸發器的每種觸發器的功能表功能表特征方程特征方程狀態圖狀態圖11 11S-RS-R觸發器(鎖存器)觸發器(鎖存器)SCRQQ時鐘時鐘S-R鎖存器鎖存器0 00 11 01 1S R維持維持清清 0置置 10*Q功功 能能 表表0 00 11 01 1S R維持維持清清 0置置 11*Q功功 能能 表表主從主從S-R觸發器觸發器SCRQQ1 11 00 10 0SL RL維持維持清清 0置置 11*Q0 1*0基本基本S-R鎖存器鎖存器S QR Q(或

6、非門)(或非門)S QR Q(與非門)(與非門)12120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S_L R_L1*1*110001QnQn+1低電平有效低電平有效S-R鎖存器鎖存器狀態轉移真值表狀態轉移真值表11000101 00 01 11 10QnS_LR_LQn+1Q* = S_L + R_LQ = S+ RQ約束條件:約束條件:S_L + R_L = 1 S+R=1 SR=0特征特征方程方程Q* = S+ RQSR=0(約束條件)約束條件)1313S-RS-R觸發器(鎖存器)觸發器(鎖存器)0 00 11 01 1S R維持維持01 1*Q 功能

7、表功能表狀態圖狀態圖01S=1,R=0S=0,R=1S=XR=0S=0R=X特征方程特征方程Q* = S+ RQSR=0(約束條件)約束條件)1414J-KJ-K觸發器觸發器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1J K01001110QnQn+1狀態轉移真值表狀態轉移真值表維持維持清清0置置1翻轉翻轉0001111001 00 01 11 10QnJKQn+1特征方程特征方程Q* = JQ + KQ1515J-KJ-K觸發器觸發器0 00 11 01 1J K維持維持清清 0置置 1翻轉翻轉Q*功能表功能表特征方程特征方程Q* = JQ + KQ狀態圖

8、狀態圖01J=1,K=XJ=X,K=1J=XK=0J=0K=X1616狀態圖狀態圖D D觸發器(鎖存器)觸發器(鎖存器) 特征方程:特征方程:Q* = D01D=1D=0D=1D=0有使能端得有使能端得D觸發器:觸發器:Q* = END + ENQ 1717T T觸發器觸發器 特征方程:特征方程:Q* = QQQT有使能端的有使能端的T觸發器:觸發器: Q* = ENQ + ENQ EN QT Q說明:說明: 傳統中文教材中認為傳統中文教材中認為 T 觸發器的特征方程為:觸發器的特征方程為: Q* = TQ + TQ 1818不同類型觸發器間的相互轉換不同類型觸發器間的相互轉換利用利用D D觸

9、發器實現觸發器實現S-RS-R觸發器觸發器J-KJ-K觸發器觸發器T T觸發器觸發器利用利用J-KJ-K觸發器實現觸發器實現S-RS-R觸發器觸發器D D觸發器觸發器T T觸發器觸發器1919關于電路結構和邏輯功能關于電路結構和邏輯功能同一邏輯功能的觸發器可用不同電路結構實現同一邏輯功能的觸發器可用不同電路結構實現主從結構的主從結構的D D觸發器、維持阻塞結構的觸發器、維持阻塞結構的D D觸發器觸發器用同一電路結構可做成不同邏輯功能的觸發器用同一電路結構可做成不同邏輯功能的觸發器維持阻塞結構的:維持阻塞結構的:D D觸發器、觸發器、J-KJ-K觸發器觸發器電路構成的不同形式電路構成的不同形式下

10、一狀態下一狀態Q* 與與現態現態Q及輸入之間及輸入之間在穩態下的邏輯關系在穩態下的邏輯關系2020動態參數動態參數 保證觸發器在工作時能可靠翻轉保證觸發器在工作時能可靠翻轉鎖存器的動態參數鎖存器的動態參數輸入信號寬度:輸入信號寬度:tW 2tpd傳輸延遲時間:傳輸延遲時間: tPLH / tPHL 從輸入信號到達,到觸發器輸出新態穩定建立從輸入信號到達,到觸發器輸出新態穩定建立 與非:與非:tPLH = tpd 、tPHL = 2tpd 或非:或非:tPLH = 2tpd 、tPHL = tpd 說明:說明: tpd表示一個門的延遲時間表示一個門的延遲時間2121觸發器的動態參數觸發器的動態參

11、數建立時間建立時間 tset輸入信號應先于時鐘信號到達的時間輸入信號應先于時鐘信號到達的時間保持時間保持時間 thold時鐘信號到達后,輸入信號需要保持的時間時鐘信號到達后,輸入信號需要保持的時間最高時鐘頻率最高時鐘頻率 fmax為保證觸發器可靠翻轉,時鐘脈沖必須滿足的參數為保證觸發器可靠翻轉,時鐘脈沖必須滿足的參數傳輸延遲時間傳輸延遲時間 tpHL/tpLH從時鐘脈沖觸發邊沿算起,到觸發器建立起新狀態從時鐘脈沖觸發邊沿算起,到觸發器建立起新狀態2222亞亞 穩穩 態態主鎖存主鎖存器輸出器輸出主從式主從式S-RS-R觸發器的內部時序觸發器的內部時序暫時忽略延遲時間等動態特性暫時忽略延遲時間等動

12、態特性C 亞亞 穩穩 態態2323亞亞 穩穩 態態是不是邊沿觸發?是不是邊沿觸發?C 亞亞 穩穩 態態雖然輸出在一個時鐘周期只可能變化一次雖然輸出在一個時鐘周期只可能變化一次但不能算是邊沿觸發但不能算是邊沿觸發2424SCRQQD QC QD QC QQQNDCLKD Q CLK Q思考:同樣是主從結構,思考:同樣是主從結構, 為什么由為什么由D D鎖存器構成的可以稱為邊沿鎖存器構成的可以稱為邊沿D D觸發器,觸發器, 而由而由S-RS-R鎖存器構成的不能稱為邊沿鎖存器構成的不能稱為邊沿S-RS-R觸發器?觸發器?S QCR QCSRQQLS QCR Q延遲輸出延遲輸出C C無效時輸出變化無效

13、時輸出變化動態輸入指示動態輸入指示邊沿觸發邊沿觸發2525J K Q0 0 0 11 01 1保持保持清清0置置1翻轉翻轉功能表功能表JCKQQ邏輯符號邏輯符號CJQmQK01C=1期間,期間,J的變化只引起的變化只引起Qm改變一次改變一次1 箝位箝位S QCR QQQLS QCR QJKC主主 從從Qm2626時序邏輯電路的分析和設計時序邏輯電路的分析和設計2727時序邏輯電路結構時序邏輯電路結構 下一下一 狀態狀態 邏輯邏輯 F 狀態狀態 存儲器存儲器 時鐘時鐘 輸出輸出 邏輯邏輯 G 輸入輸入輸出輸出 時鐘時鐘信號信號 激勵激勵 當前狀態當前狀態下一狀態:下一狀態:F(當前狀態,輸入)當

14、前狀態,輸入)輸出:輸出:G(當前狀態,輸入)當前狀態,輸入)組合組合電路電路狀態存儲器:由激勵信號得到下一狀態狀態存儲器:由激勵信號得到下一狀態激勵方程激勵方程驅動方程驅動方程輸出方程輸出方程轉移方程轉移方程狀態機結構狀態機結構2828時序邏輯電路時序邏輯電路同步同步時序電路時序電路異步異步時序電路時序電路 時鐘同步狀態機時鐘同步狀態機存儲元件狀態的變化是在同一時鐘信號操作下同時發生的存儲元件狀態的變化是在同一時鐘信號操作下同時發生的存儲元件狀態的變化不是同時發生的存儲元件狀態的變化不是同時發生的 Mealy Mealy型型 Moore Moore型型輸出信號取決于存儲電路狀態和輸入信號輸出

15、信號取決于存儲電路狀態和輸入信號輸出信號僅取決于存儲電路狀態輸出信號僅取決于存儲電路狀態2929 下一下一 狀態狀態 邏輯邏輯 F 狀態狀態 存儲器存儲器時鐘時鐘 輸出輸出 邏輯邏輯 G 輸入輸入輸出輸出 時鐘時鐘信號信號 激勵激勵 當前狀態當前狀態 下一下一 狀態狀態 邏輯邏輯 F 狀態狀態 存儲器存儲器 時鐘時鐘 輸出輸出 邏輯邏輯 G 輸入輸入 輸出輸出 時鐘時鐘信號信號激勵激勵當前狀態當前狀態 輸出輸出流水線流水線 存儲器存儲器時鐘時鐘Moore機:輸出只與狀態有關機:輸出只與狀態有關Mealy機:輸出取決于狀態和輸入機:輸出取決于狀態和輸入輸出輸出30307.3 7.3 時鐘同步狀態

16、機分析時鐘同步狀態機分析基本步驟:基本步驟:確定下一狀態函數確定下一狀態函數F 和輸出函數和輸出函數G將將F代入觸發器的特征方程得到下一狀態代入觸發器的特征方程得到下一狀態Q*利用利用Q*、G構造狀態構造狀態/輸出表輸出表畫出狀態圖、波形圖(可選)畫出狀態圖、波形圖(可選)檢查電路是否可以自啟動檢查電路是否可以自啟動描述電路功能描述電路功能clocked synchronous state machineclocked synchronous state machine3131ENENQ0Q0Q1Q1ENMAXQ0Q1CLKD0D1當前狀態當前狀態激勵激勵輸出輸出輸入輸入時鐘信號時鐘信號下一狀

17、態邏輯下一狀態邏輯 產生激勵信號產生激勵信號狀態存儲器狀態存儲器輸出邏輯輸出邏輯例:時鐘同步狀態機(例:時鐘同步狀態機(D D觸發器)觸發器)3232ENENQ0Q0Q1Q1ENMAXQ0Q1CLKD0D1 1、由電路得到激勵方程、由電路得到激勵方程 D0 = Q0EN + Q0EN D1 = Q1EN + Q1Q0EN + Q1Q0EN2、由電路得到輸出方程、由電路得到輸出方程MAX = Q1Q0EN 3、由激勵方程和觸發器特征方程、由激勵方程和觸發器特征方程 得到轉移方程(狀態方程)得到轉移方程(狀態方程) D觸發器特征方程:觸發器特征方程:Q* = D Q0* = Q0EN + Q0EN

18、 Q1* = Q1EN + Q1Q0EN + Q1Q0EN33334、由轉移方程和輸出方程得到狀態、由轉移方程和輸出方程得到狀態/輸出表輸出表001101100101101000000001狀態轉換表狀態轉換表EN Q1 Q0 Q1* Q0* MAX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q0* = Q0EN + Q0ENQ1* = Q1EN + Q1Q0EN + Q1Q0ENMAX = Q1Q0ENS0 00 11 01 1EN0 100, 001, 010, 011, 001, 010, 011, 000, 1Q1*Q0*, MAXQ1Q034345

19、、畫狀態圖、畫狀態圖00EN=0MAX=001EN=1MAX=0EN=1MAX=1EN=0MAX=0EN=0MAX=0EN=0MAX=011EN=1MAX=010EN=1MAX=0邏輯功能描述:具有使能端邏輯功能描述:具有使能端EN的的2位二進制加法計數器位二進制加法計數器電路輸出與輸入有關電路輸出與輸入有關 Mealy機機S0 00 11 01 1EN0 100,001,010,011,001,010,011,000,1Q1*Q0*, MAXQ1Q035356、畫時序圖、畫時序圖3636transitiontablestate tablestate/outputtable說說 明明可以給每個

20、狀態命名可以給每個狀態命名通常用通常用S表示當前狀態,表示當前狀態,S*表示下一狀態表示下一狀態3737ENENQ0Q0Q1Q1ENMAXQ0Q1CLKD0D1Mealy機機Moore機機MAXSMAXS=Q1Q03838對應的對應的MooreMoore機機的狀態表和狀態圖的狀態表和狀態圖3939狀態機的定時圖狀態機的定時圖4040Y = X Q2 Q1 J1 = (X Q2)K1 = (X Q2) J2 = X Q1K2 = (X Q1)1、由電路得到激勵方程、由電路得到激勵方程2、由電路得到輸出方程、由電路得到輸出方程CPXYJ QCLK K Q&J QCLK K Q&FF

21、1FF2= X+Q2例:時鐘同步狀態機分析(例:時鐘同步狀態機分析(J-KJ-K觸發器)觸發器)41413、得到狀態轉換方程、得到狀態轉換方程 J-K觸發器特征方程為:觸發器特征方程為:Q* = JQ + KQ Q1* = J1 Q1 + K1 Q1= (X+Q2) Q1 + X Q2 Q1= Q2Q1 + XQ1 + XQ2Q1 = X Q1 Q2 + X Q1 Q2 Q2* = J2 Q2 + K2 Q2Y = X Q2 Q1 J1 = (X Q2)K1 = (X Q2) J2 = X Q1K2 = (X Q1)1、由電路得到激勵方程、由電路得到激勵方程2、由電路得到輸出方程、由電路得到輸

22、出方程= X+Q242424、由狀態方程和輸出方程列狀態轉換表、由狀態方程和輸出方程列狀態轉換表Q1* = Q2Q1 + XQ1 + XQ2Q1 Q2* = X Q1 Q2 + X Q1 Q2 Y = X Q2 Q1001011100110000000000001狀態轉換表狀態轉換表 X Q2 Q1 Q2* Q1* Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S0 00 11 01 1X0 100, 010, 011, 000, 001, 001, 001, 000, 1Q2*Q1*, YQ2Q1X Q2 Q1 + X Q2 Q1 4343001/00/0

23、5、畫狀態圖、畫狀態圖S0 00 11 01 1X0 100, 010, 011, 000, 001, 001, 001, 000, 1Q2*Q1*, YQ2Q1011/01/0100/0110/00/01/1X/Y狀態狀態0000:開始判斷:開始判斷狀態狀態0101:輸入一個:輸入一個1 1狀態狀態1010:連續輸入:連續輸入1010狀態狀態1111:連續輸入:連續輸入100100邏輯功能:邏輯功能:10011001序列檢測器序列檢測器輸入端連續輸入輸入端連續輸入10011001時,輸出時,輸出1 14444練習:同步時鐘狀態機分析練習:同步時鐘狀態機分析11、2、45451Y = Q2 Q

24、3練習練習1 1 J1 = (Q2 Q3)K1 = 1 J2 = Q1K2 = (Q1 Q3) J3 = Q1 Q2K3 = Q21、由電路得到激勵方程、由電路得到激勵方程2、由電路得到輸出方程、由電路得到輸出方程46463、得到狀態轉換方程、得到狀態轉換方程 J-K觸發器特征方程為:觸發器特征方程為:Q* = JQ + KQ Q1* = J1 Q1 + K1 Q1 Q2* = J2 Q2 + K2 Q2 Q3* = J3 Q3 + K3 Q3= (Q2 Q3) Q1 = Q1 Q2 + Q1 Q3 Q2 = Q1 Q2 Q3 + Q2 Q3 Y = Q2 Q3 J1 = (Q2 Q3)K1 = 1 J2 = Q1K2 = (Q1 Q3) J3 = Q1 Q2K3 = Q21、由電路得到激勵方程、由電路得到激勵方程2、由電路得到輸出方程、由電路得到輸出方程474700011100000000114、列狀態轉換表、列狀態轉換表Q1* = (Q2 Q3) Q1 Q2* = Q1 Q2 + Q1 Q3 Q2 Q3* = Q1 Q2 Q3 + Q2 Q3 Y = Q2 Q3Q1* = Q3 Q1 + Q2 Q1 Q2* = Q2 Q1 + Q3 Q2 Q1 Q3* = Q3 Q2 Q1 + Q3 Q2Y = Q

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論