1、主要內容DSP芯片組成中央處理器總線結構存儲系統片內外設和引腳中斷系統第1頁/共111頁DSP的硬件結構特點運算速度快組成CPU存儲器系統片內外設其他功能模塊第2頁/共111頁C54x芯片的基本結構CPU片內存儲器串行通信接口PLLJTAGHPI通用I/0口中斷系統Timer其他硬件電路可編程分區轉換邏輯軟件可編程等待狀態發生器第3頁/共111頁TMS320C5416的硬件結構框圖JTAG 測試/仿真接口McBSP1McBSP2McBSP3Clock PLL Generator HPI GP I/OS/W WaitstateGenerator64KW 單訪問RAM 64KW 雙訪問RAM 16

2、KW ROMCPUTimerPeripheral BusProgram/Data BusesDMA電源管理第4頁/共111頁中央處理器CPU40位算術邏輯運算單元ALU40位累加器A和B桶形移位寄存器，支持-16至31移動范圍乘法/累加器16位暫存器T16位傳輸寄存器TRN比較、選擇和存儲單元CSSU指數編碼器CPU狀態和控制寄存器。第5頁/共111頁系統控制接口程序地址產生器PAGEN數據地址產生器DAGEN存 儲 器 和外部接口DMA控制器片內外設PABPBCABCBDABDBEABEB乘法/加法器算 術 邏 輯單元ALU指數編碼器CPU狀態控制寄存器桶 形 移 位寄存器比較、選擇和存儲單

3、元累加器B累加器ACPU第6頁/共111頁CPU狀態和控制寄存器 狀態寄存器0（ST0）狀態寄存器1（ST1）處理器工作模式狀態寄存器（PMST）由于三個寄存器都是存儲器映射的，他們都能存儲到數據存儲器或從數據存儲器中獲得。它們也能用子程序或中斷服務子程序（ISR）保存或恢復。 第7頁/共111頁 1狀態寄存器0（ST0）:15 1312111098 0ST0：ARPTCCOVAOVBDP第8頁/共111頁2狀態寄存器1 (ST1):1514131211109876540BRAF CPLXFHMINTM0OVM SXM C16 FRCT CMPTASMBRAFCPLXFHMINTM0OVM S

4、XMC16FRCTCMPTASMBRAFCPLXFHMINTM0OVM SXMC16FRCTCMPTASM第9頁/共111頁 3工作方式狀態寄存器PMST:SSTSMULCLKOFFDROMAVISOVLYMP/MCIPTR0123456157第10頁/共111頁IPTR：用來指示中斷向量所駐留的128字程序地置；MP/MC：用來確定是否允許使用片內ROM OVLY：用來決定片內DARAM是否映射到程序空間。 AVIS：用來決定是否可以從器件地址引腳線看到內部程序空間地址線；DROM：用來決定片內程序存儲器是否可以映射到數據空間；CLKOFF：用來決定時鐘輸出引腳CLKOUT是否有信號輸出；S

5、MUL：用來決定乘法結果是否需要進行飽和處理； SST：用來決定累加器中的數據在存儲到存儲器之前，是否需要飽和處理。第11頁/共111頁算術邏輯運算單元 40位ALU（Arithmetic Logic Unit）配合累加器A和B，執行算術、邏輯運算、布爾運算功能，絕大多數算術邏輯運算指令都在一個周期內完成。一個運算操作在ALU執行后，運算的結果一般被送到累加器A或B中（執行存儲操作指令ADDM、ANDM、ORM、XORM除外）第12頁/共111頁算術邏輯運算單元ALU累加器A累加器B數據總線CB15-CB0數據總線DB15-DB0乘法/累加單元（MAC）輸出符號控制符號控制轉移輸出（40）AD

6、D *AR1，A第13頁/共111頁ALU的輸入移位器輸出（32位或16位數據存儲器操作數或者移位后累加器的值）。數據總線DB的數據存儲器操作數。Y端的輸入來自下列3個方向中的一個：累加器A或B。數據總線CB的數據存儲器操作數。T寄存器的數據ALU的輸出ALU的輸出為40位，被送入累加器A或B。第14頁/共111頁 ALU溢出處理 和ST1中的OVM有關. 發生溢出時后，溢出標志位OVA或OVB置位，直到復位或執行溢出條件指令時恢復。 ALU進位位 ALU的進位位C受大多數算術指令影響（包括循環和移位指令）。進位位可以用來支持擴展精度的算術運算。進位位不受累加器裝載、邏輯運算、其他非算術指令或

7、控制指令影響，所以它還可以用來進行溢出管理。 根據進位位的值，可以利用條件操作指令C和NC來進行分支轉移、調用或返回操作。利用指令RSBX、SSBX或硬件復位來對進位位置位。第15頁/共111頁 雙16位算術運算 CPU狀態寄存器ST1的C16如果處于置位狀態，用戶就可以讓ALU在單周期內進行特殊的雙16位算術運算，即進行兩次16位加法或兩次16位減法。 舉例 DADST Lmen，dst；C16=1 則：；Lmem（31至16）+Tdst（39至16）；Lmem（15至0）-Tdst （15至0）；C16=0 則：；dst=Lmem+（TA（150）；則A（3116）-*AR1，；TRN左移

8、1位，0-TRN（0），0-TC ；否則A（150）-*AR1，TRN左移1位，；1-TRN（0），1-TC,TRN狀態轉移寄存器，TC測試控制寄存器If (M1+D1)(M2+D2)then N1= M1+D1Else N1= M2+D2D1D2M1(尺度1)M2(尺度2)2*J2*J+1N1JN2J+8D1D2第26頁/共111頁指數編碼器 指數編碼器是一個在單周期內完成EXP指令的專用硬件，其結構如圖2.8所示。該指令獲得累加器中的指數值并以二進制補碼的形式（-8至31）把它存儲到T中。為消除多余符號位而將累加器中的數值左移，其左移的位數和累加器指數值冗于符號位-8有關，當累加器的值超過

9、32位時，這個結果為負數。EXP指數編碼器ABT寄存器第27頁/共111頁舉例EXP A ； T把累加器A的指數TST T，EXPONENT ；保存指數（T）到數據存儲區NORM A ；歸一化寄存器A，依靠T的值移動累加器A的值若：40位累加器A中的定點數FF FFFF F001則：11111111 111111111111111111110000000000011111 1111 1000 0000 0000 1000 0000 0000 0000 0000則：T=27-8=19則：Norm A ； 需要左移19位，結果如下第28頁/共111頁總線結構 C54x系列DSP的總線結構是由8條1

10、6位總線構成（4條程序/數據總線和4條地址總線）。 程序總線PB：傳送來自程序存儲器的指令和立即數。 數據總線CB、DB、EB：連接各個功能單元，如CPU、數據地址產生邏輯、程序地址產生邏輯、片內外設和數據存儲器。CB、DB傳送來自數據存儲器被讀取的立即數，EB傳送被寫到存儲器去的數據。 地址總線PAB、CAB、DAB、EAB傳送執行指令所需要的地址。 第29頁/共111頁總線結構圖：Program A/D Bus (P)Data Read A/D Bus (D)Data Read A/D Bus (C)Data Write A/D Bus (E)ExtlMemI/FADInternalMem

11、oryExternalMemoryExternal: 1 access / cycleup to 8M words programInternal: Up to 4 accesses / cycle第30頁/共111頁第31頁/共111頁存儲器 普通存儲器的概念 ROM和RAM 存儲器的計算 通常來說，存儲器的容量是和它的地址線和數據線有關的。在地址線、數據線不復用的情況下，比如10根地址線8根數據線組成的存儲器，通常的存儲容量就是8bit，即尋址空間為1024，存儲容量為1K字節；又如16根地址線16根數據線組成的存儲器，通常的存儲容量就是16bit，即尋址空間為8K，存儲容量為8K字 第3

12、2頁/共111頁 64K Words的DARAM （雙訪問RAM）p 每一塊，被分成塊，由低地址開始記作DARAM0DARAM7p 在同一塊內一個指令周期支持兩個操作 64K Words的SARAM （單訪問RAM）p 每一塊，被分成塊，由低地址開始記作SARAM0SARAM7p 在同一塊內一個指令周期僅支持一個操作，但支持一個指令周期同時對不同的塊完成兩個操作 16K Words的ROMp 掩模ROM，只能讀不能寫TMS320VC5416 DSP的內部存儲資源第33頁/共111頁第34頁/共111頁 片內ROM內容 C54x器件提供了各種ROM尺寸（2K字、4K字、16K字、28K字、48K

13、字）。片內ROM引導區2K字（F800H-FFFFH）范圍內一般包含下列內容，具體型號內容可以見相應芯片文檔。 自舉加載程序，可從串口、外部存儲器、I/O端口、主機接口加載。 256字律擴展表 256字A律擴展表 256正弦函數查值表 中斷向量表第35頁/共111頁用戶代碼保留中斷向量表自舉引導程序256字律擴展表256字A律擴展表256正弦函數查值表保留中斷向量表第36頁/共111頁TMS320VC5416 DSP 的存儲空間 以TMS320VC5416 DSP為例 數據空間p 支持16位地址和16位數據寬度p 訪問空間為21616bit64K Words 程序空間p 支持23位地址和16位

14、數據寬度p 分成27128頁 64K Words的程序空間 IO空間p 支持16位地址和16位數據寬度，固定片外尋址p 訪問空間為21616bit64K Wordsp PortR和PortW兩條匯編指令用于IO空間訪問第37頁/共111頁I/O存儲空間 C54x DSP除了程序存儲空間和數據存儲空間外，還提供I/O存儲空間。I/O存儲空間64K字尋址范圍（0000H-FFFFH），僅僅存在片外。芯片通過2條指令PORTR、PORTW來訪問這個空間。訪問時，讀時序和讀程序存儲空間、數據存儲空間不同，它是訪問獨立的I/O映射設備而不是存儲器。 I/O空間還有兩個專用I/O管腳BIO和XF。分支轉移

15、控制輸入引腳BIO用來監控外圍設備，決定分支轉移的去向，以替代中斷，不干擾對時間要求苛刻的循環。外部標志輸出引腳XF可以向外部設備發信號，以控制外部設備工作。第38頁/共111頁TMS320VC5416 DSP的存儲空間映射 由處理器工作方式與狀態寄存器PMST控制p 具體由MP/MC、OVLY、DROM三個位控制第39頁/共111頁DROMOVLYMP/MCIPTR地址第0頁程序存儲器地址第0頁程序存儲器地址數據存儲器0000H007FH保留（OVLY=1）外部使用（OVLY=0）0000H007FH保留（OVLY=1）外部（OVLY=0）0000H005FH存儲器映射寄存器0060H007

16、FHScratch-PadRAM0080H7FFFH片內DAAM0-3（OVLY=1）外部使用（OVLY=0）0080H7FFFH片內DARAM0-3（OVLY=1）外部使用（OVLY=0）0080H7FFFH片內DARAM0-3（32K16位）8000H0FF7FH外部使用8000H0BFFFH外部使用8000H0FFFFH片內DARAM4-7（DROM=1）或者片外（DROM=0）C000H0FEFFH片內ROM（4K16位）0FF80H0FFFFH中斷（片外）0FF00H0FF7FH保留0FF80H0FFFFH中斷（片內）MP/MC=1微處理器模式MP/MC=0微計算機模式第40頁/共1

17、11頁擴展的程序存儲器映射 第41頁/共111頁擴展的程序存儲器映射(續) 第42頁/共111頁XPC =第43頁/共111頁DROM=1OVLY=1MP/MC=10 0DARAM03塊DARAM03塊(0 x0000(0 x00000 x007F保留)0 x007F保留)內部ROM映射到內部ROM映射到0 xFC000 xFC000 xFFFF0 xFFFFDARAM03塊DARAM03塊(0 x0000(0 x00000 x007F保留)0 x007F保留)外部尋址外部尋址第44頁/共111頁第45頁/共111頁片內外設 DSP片內外設是集成在芯片內部的外部設備. 外部設備在片內主要有以下

18、優點 片內外設訪問速度快 簡化電路的設計 提供一些必須的特殊功能.這些特殊功能必須以片內外設的方式來實現,如JTAG口,等待狀態發生器等CPU核對片內外設的訪問是通過對相應的控制寄存器的訪問來完成的.第46頁/共111頁片內外設 軟件可編程等待狀態發生器可編程分區轉換邏輯1個主機接口HPI3個多通道緩沖串行口McBSPs DMA控制器1個硬件定時器帶鎖相環的時鐘發生器PLL第47頁/共111頁軟件可編程等待狀態發生器 它能把外部總線周期擴展到最多14個機器周期，這樣可以方便地與慢速的外部存儲器和I/O設備接口。 它不需要任何外部硬件，只由軟件完成。 在訪問外部存儲器時，軟件等待狀態寄存器SWW

19、R可為每32K字的程序、數據存儲單元塊和64K字的I/O空間確定0-14個等待狀態第48頁/共111頁軟件可編程等待狀態發生器 軟件可編程等待狀態發生器可以通過編程來延長總線的等待周期，最多可達到714個機器周期。這樣可以方便地使C54x DSP與慢速的片內存儲器和I/O器件接口。 若外部器件要求插入的等待周期大于14個機器周期時，可以利用硬件READY線來實現。 當所有的外部器件都配置在0等待狀態時，加到等待狀態發生器的內部時鐘將被關斷。器件工作在省電狀態。第49頁/共111頁軟件等待狀態寄存器SWWSR位號位號復位值復位值功能功能150XPA=0XPA=0，程序存儲空間不擴展，程序存儲空間

20、不擴展XPA=1XPA=1，程序存儲空間擴展，程序存儲空間擴展14-12111對對0000H0000HFFFFH I/OFFFFH I/O空間空間插入等待狀態數空間空間插入等待狀態數11-9111對對8000H8000HFFFFHFFFFH數據空間插入等待狀態數數據空間插入等待狀態數8-6111對對0000H0000H7FFFH7FFFH數據空間插入等待狀態數數據空間插入等待狀態數5-3111XPA=0XPA=0：XX8000HXX8000HXXFFFFHXXFFFFHXPA=1XPA=1：400000H400000H7FFFFFH7FFFFFH2-0111XPA=0XPA=0：XX0000H

21、XX0000HXX7FFFHXX7FFFHXPA=1XPA=1：000000H000000H3FFFFFH3FFFFFH軟件可編程等待狀態發生器第50頁/共111頁軟件等待狀態控制寄存器SWCR C5416 DSP，除了有一個軟件等待狀態寄存器SWWSR外，還有一個SWCR SWCR中的SWSM位用來確定擴展最大的等待周期軟件可編程等待狀態發生器第51頁/共111頁可編程分區轉換邏輯 可編程分區轉換邏輯允許器件在外部存儲器分區之間轉換時不需要使用額外的等待狀態。 在程序空間或數據空間內，分區轉換邏輯在訪問通過32K字存儲塊邊界時，自動插入一個周期。第52頁/共111頁自動插入一個附加周期的情況

22、 當對程序存儲器進行一次讀操作后，緊隨其后對不同的存儲器分區進行另一次程序存儲器或數據存儲器讀操作 對數據存儲器進行一次讀操作后，再對一個不同的存儲器分區進行另一次程序存儲器或數據存儲器讀操作 對C548、C549等器件，一次程序存儲器讀操作后，再對不同頁程序存儲器進行另一次讀操作第53頁/共111頁HPI主機接口 C54X的主機接口（HPI）是一個8位并行口，是與主設備或主處理器通信的接口(一般來說是與其他DSP或者單片機等設備,即主控方通信)。 信息在C54X和主機之間通過C54X存儲器進行交換。 主機和C54X都可以訪問HPI控制寄存器。 外部主機是HPI的主控者，HPI作為一個外設與主

23、機相連，使主機的訪問操作很容易。 主機通過專用地址和數據寄存器、HPI控制寄存器與HPI通信，另外還會使用外部數據與接口控制信號。第54頁/共111頁HPI口數據傳輸 HPI作為主機的一個外圍設備，共有8個外部數據線HD0-7，當C54x與主機傳送數據時，HPI能自動將外部接口連續傳來的8位數組合成16位數，傳送至C54x。 當主機使用HPI寄存器執行一個數據傳輸時，HPI控制邏輯自動執行對一個專用2K字的C54x內部的雙訪問RAM的訪問，以完成數據處理，然后C54x可以在它的存儲器空間訪問讀寫數據。 HPI RAM也可以用做通用的雙尋址數據或程序RAMHPI主機接口第55頁/共111頁HPI

24、的兩種工作模式 共用尋址模式SAM （常用方式） 主機和C54x都能尋址HPI存儲器。當C54X與主機的周期發生沖突時，則主機具有尋址優先權，C54x將等待一個周期 僅主機尋址模式HOM HPI存儲器只能讓主機尋址，C54x則處于復位狀態或者處于所有內部和外部時鐘都停止工作的IDLE2空轉狀態。因此主機可以訪問HPI RAM，而C54x處于最小功耗配置。HPI主機接口第56頁/共111頁HPI傳輸速度 SAM方式 若HPI每5個CLKOUT傳送一個字節，那么主機的運行頻率可達F*N/5，F為C54x的CLKOUT頻率，N為主機每進行一次外部尋址的周期數，通常N是3或4。如C54x的CLKOUT

25、頻率為40M，那么主機頻率可達32M或24M。且不插入等待周期。 HOM方式 主機可以獲得更高的速度每50ns尋址一個字節（160MBIT/S），且與C54x的時鐘速度無關。HPI主機接口第57頁/共111頁HPI與主機的數據線連接 HPI通過8位數據總線與主機交換信息。 由于C54X的16位字的結構，主機與DSP之間的傳輸數據必須包含兩個連續的字節。 專用的HBIL腳用來確定傳輸的是第一個還是第二個字節 HPI控制寄存器HPIC的BOB位決定第一個或第二個字節，放置在16位字的高8位，而主機不必破壞兩個字節的訪問順序。如果字節的傳輸順序被破壞，則數據可能會丟失，產生不可預測的結果HPI主機接

26、口第58頁/共111頁HPI管腳信號名稱 HAS：地址選通信號 HCS：片選信號 HD0-HD7：數據總線 HRDY：HPI準備好端 HCNTL0、HCNTL1：主機控制信號 HDS1、HDS2：數據選通信號 HINT：HPI中斷輸出信號 HBIL：字節識別信號 HR/W：讀寫信號HPI主機接口第59頁/共111頁HAS信號 地址選通信號。 若主機的地址和數據是一條多路總線，則HAS與主機的ALE引腳相連。在HAS的下降沿，鎖存HBIL、HCNT0/1和HR/W信號；若主機的地址和數據線是分開的，則HAS接高電平，此時由HDS1、HDS2或HCS中最遲的下降沿鎖存HBIL、HCNTL01和HR

27、/W信號 若地址和數據總線非復用時，接高電平。HPI主機接口第60頁/共111頁HCS信號 片選信號。 作為HPI的使能輸入端，在每次尋址期間必須為低電平，而兩次尋址之間也可以停留在低電平 連接到主機的地址線或控制線HPI主機接口第61頁/共111頁HRDY信號 HPI準備好端。 連接到主機的異步準備好端 高電平表示HPI已準備好執行一次數據傳送；低電平表示HPI正忙于完成當前事務。HPI主機接口第62頁/共111頁HCNTL0、HCNTL1信號 連接到主機的地址或控制信號HCNTL0HCNTL0HCNTL1HCNTL1說明說明0 00 0主機可以讀寫主機可以讀寫HPICHPIC寄存器寄存器0

28、 01 1主機可以讀寫主機可以讀寫HPIDHPID寄存器。每讀寄存器。每讀1 1次，次，HPIAHPIA事事后增后增1 1；每寫；每寫1 1次，次，HPIAHPIA事先增事先增1 11 10 0主機可以讀主機可以讀/ /寫寫HPIAHPIA寄存器。這個寄存器指向寄存器。這個寄存器指向C54xC54x的片內的片內RAMRAM1 11 1主機可以讀主機可以讀/ /寫寫HPIDHPID寄存器。寄存器。HPIAHPIA寄存器不受寄存器不受影響影響HPI主機接口第63頁/共111頁HDS1、HDS2信號 數據選通信號 連接到主機的讀選通和寫選通或數據選通端 在主機尋址HPI周期內，控制HPI數據的傳送。

29、HDS1和HDS2與HAS一起產生內部選通信號HPI主機接口第64頁/共111頁HINT信號 HPI中斷輸出信號 連接到主機的中斷輸入端 受HPIC寄存器中的HINT位控制。當C54X復位時為高電平。HPI主機接口第65頁/共111頁HBIL信號 字節識別信號 連接到主機的地址或控制線 識別主機傳送過來的是第一個字節還是第2個字節 HBIL=0，第1個字節 HBIL=1，第2個字節 第一個字節是高字節還是低字節，由HPIC寄存器中BOB位決定HPI主機接口第66頁/共111頁HR/W信號 讀寫信號 連接到主機的讀/寫選通、地址線或多路地址/數據 高電平表示主機讀HPI，低電平表示寫HPI。若主

30、機沒有讀寫信號，可用一根地址線代替。HPI主機接口第67頁/共111頁HPI寄存器 HPI控制寄存器HPIC HPI控制寄存器為16位寄存器，用來控制HPI的操作 HPI地址寄存器HPIA HPI地址寄存器，主機直接訪問該寄存器 HPI數據寄存器HPID。 HPI數據寄存器，只能由主機直接訪問，包含從HPI存儲器讀出的數據，或者要寫到HPI寄存器的數據。HPI主機接口第68頁/共111頁HPI的寄存器訪問 兩個控制輸入（HCNTL0和HCNTL1）表示哪個HPI寄存器被訪問。這兩個輸入與HBIL一起由主機地址總線驅動。 使用HCNTL0/1輸入，主機可以指定對HPI寄存器的訪問：HPI控制寄存

31、器HPIC、HPI地址寄存器HPIA、HPI數據寄存器HPID。HPIA可以使用自動增尋址方式訪問HPIA。 通過寫HPIC，主機可以中斷C54X，并且HINT輸出可以被C54X用來中斷主機。HPI主機接口第69頁/共111頁第70頁/共111頁C54x串行口標準同步串口SP 帶緩沖的串行口BSP 時分復用串口TDM 多通道緩沖串口McBSP第71頁/共111頁標準同步串行口SP的連接圖C54X DX FSX CLKX C54XDRFSRCLKR第72頁/共111頁ADS1178 AD第73頁/共111頁McBSP 的接收時序第74頁/共111頁緩沖串行口在標準同步串行口的基礎上增加了一個自動

32、緩沖單元 ABU全雙工、雙緩沖，允許連續數據流ABU利用獨立于CPU的專用總線，讓串行口直接讀/寫C54x的片內存儲器。這樣可以使串行口處理事務的開銷最小，并能提高效率。 BSP有兩種工作方式非緩沖方式和自動緩沖方式。當工作在非緩沖方式下時，其數據傳輸和標準同步串行口一樣；當工作在自動緩沖方式下時，串行口直接與C54x 片內存儲器進行16位數據傳輸。 帶緩沖的串行口BSP 第75頁/共111頁TDM將時間分成時間段，按時間段順序周期性地與不同器件通信。時分復用串行口TDM 第76頁/共111頁多通道緩沖串行口McBSP是基于標準同步串行口的，允許直接與C54x/LC54x器件、編碼設備或其他設

33、備相連，它具有如下特點 全雙工通信雙緩沖數據寄存器，允許連續數據流獨立的接收/發送時鐘和幀信號支持T1/E1、MVIP、ST-BUS、IOM-2、AC97、IIS、SPI和一般的串行外設高達128個通道的多通道傳輸包括8、12、16、20、24、32位的寬范圍數據位選擇律和A律壓縮對發送/接收數據時鐘和幀同步信號極性可編程內部時鐘和幀信號可編程多通道緩沖串口McBSP第77頁/共111頁多通道緩沖串口McBSP第78頁/共111頁DMA控制器 器件直接內存訪問（The device direct memory access，DMA）控制器可以不在CPU干涉的情況下直接進行存儲器映射內的兩點間的

34、直接傳輸。DMA允許在CPU運行的情況下進行內部存儲器、片內外設、外部器件之間進行數據移動。它有6個獨立的可編程通道，允許6個不同的內容進行DMA操作。DMA控制器也提供來自主機接口（HPI-8、HPI-16）需求的利用DMA總線的服務 第79頁/共111頁定時器 C54x片內16位定時器是根據每個時鐘自減，當定時器的計數器自減到0時，一個定時中斷就產生了。定時器能被停止、重新啟動、復位，或通過指定狀態位進行禁止運行。 定時器寄存器組成定時器寄存器TIM：此寄存器被PRD寄存器的值加載，并隨計數減少。定時器周期寄存器PRD：此寄存器提供TIM數據加載。定時器控制寄存器TCR：此寄存器是定時器的

35、控制和狀態寄存器， 第80頁/共111頁定時器 位名稱復 位 值保留，總是01512ReservedSoft和Free一起決定在調試中遇到斷點時，定時器的狀態。(1) Soft=0,Free=0：定時器立即停止。(2) Soft=1,Free=0：定時器在計數器減到0時停止工作。(3) Soft=x,Free=1：定時器無視Soft位，繼續工作11Soft010Free096PSC定時器預定標計數器值。當PSC的值減少到0后，TDDR中的數據加載到PSC，TIM減15TRB定時器重新加載控制位。當TRB為1時，TIM重新裝載PRD的值，PSC重新裝載TDDR的值。TRB總是讀作04TSS0定時

36、器停止位。T為0時，啟動定時器；T為1時，停止定時器30TDDR0000當PSC被減少到0后，PSC被TDDR的值裝載第81頁/共111頁第82頁/共111頁 定時器公式 預標定器PSC根據CPU提供的時鐘，每來一個時鐘自減1，當PSC的值減少到0時，TDDR的內容加載到PSC（當系統復位（RESET輸入信號有效）或定時器單獨復位（TRB有效）時，TDDR的內容也加載到PSC）；TIM根據預標定器PSC提供的時鐘，每來一個預標定PSC的輸出時鐘減1，當TIM減數到0后，PRD中的內容自動加載到TIM（當系統復位或定時器單獨復位時，PRD的內容也加載到TIM中），同時 TIM會產生一個定時器中斷

37、TINT信號，該信號被送到CPU和定時器輸出TOUT管腳。 由此，定時器的中斷周期 11PRDTDDRCLKTTT第83頁/共111頁PLL時鐘發生器 C54x時鐘發生器由內部振蕩器和鎖相環電路構成，可通過晶振或外部時鐘驅動。鎖相環具有頻率放大和時鐘信號提純的作用。利用PLL可以對時鐘頻率進行鎖定、為芯片提供高穩定度的時鐘信號，對外部時鐘可以進行倍頻，使外部時鐘的周期低于CPU機器周期，以降低因高速開關時鐘引起的高頻噪聲。 當前鎖相環電路有兩種不同的配置方式 一些器件使用硬件配置PLL電路， 另外一些采用軟件編程的方式進行配置 第84頁/共111頁硬件配置PLL模式選擇管腳時鐘模式CLKMD1

38、CLKMD2CLKMD3選擇1選擇2000外部時鐘源，PLL3外部時鐘源，PLL5110外部時鐘源，PLL2外部時鐘源，PLL4100內部振蕩器，PLL3內部振蕩器，PLL5010外部時鐘源，PLL1.5外部時鐘源，PLL4.5001外部時鐘源，頻率除以2外部時鐘源，頻率除以2111內部振蕩器，頻率除以2內部振蕩器，頻率除以2101外部時鐘源，PLL1外部時鐘源，PLL1011停止模式停止模式第85頁/共111頁軟件配置PLL軟件可編程PLL非常靈活，它包括提供時鐘的各種乘法系數，能夠直接使能和禁止PLL。它可以鎖定定時器，用來延遲轉換PLL的時鐘方式，直到鎖定為止。軟件可編程PLL可以通過兩

39、種模式來配置時鐘輸出PLL模式：輸入時鐘CLKIN以31個系數倍頻，倍頻范圍為0.25至15。DIV模式：輸入時鐘被分頻，分頻范圍為2或4。當采用DIV模式時，所有的模擬電路、包括PLL電路是被禁止的以達到減少功耗的目的。 第86頁/共111頁CLKMOD寄存器初始化值為0 x9007CLKMOD寄存器初始化值為0 x77F7第87頁/共111頁外部引腳 數據信號 初始化，中斷和復位 多處理信號 存儲控制信號 時鐘信號 多通道緩沖串口0、1、2信號 主機接口信號 電源管腳 測試管腳 第88頁/共111頁第89頁/共111頁第90頁/共111頁 C54x AB150 PS MSTRB R/ W

40、DS IS IOSTRB DB150 DATA CS2 D WE CS1A OE PGMA D CS1 CS2 OE I/O CS1 DCS2WEA OE 第91頁/共111頁第92頁/共111頁中斷系統 中斷系統是為計算機系統提供實時操作、多任務和多進程的關鍵部件。 中斷信號的產生 中斷是由硬件驅動或者軟件驅動的信號 例如由外設向CPU傳送數據（ADC）或外設向CPU提供數據（DAC）的硬件設備來產生的 定時器 當CPU響應中斷時，將暫時停止當前程序的執行，而去執行中斷服務程序ISR第93頁/共111頁中斷分類 可屏蔽中斷 16個用戶可屏蔽中斷 非屏蔽中斷 軟件中斷 復位RS中斷 NMI中斷

41、 第94頁/共111頁中斷分類 第95頁/共111頁中斷分類 第96頁/共111頁中斷寄存器中斷屏蔽寄存器IMR中斷屏蔽寄存器主要是用來屏蔽外部或內部中斷。如果CPU狀態寄存器中的INTM位為0且IMR寄存器中有一位為1，就開放IMR寄存器中的那一位中斷。RS和NMI都不能被IMR屏蔽。用戶可以讀寫IMR寄存器。 第97頁/共111頁中斷寄存器中斷標志寄存器IFR中斷標志寄存器是一個存儲器映射寄存器。當一個中斷出現時，IFR中相應的中斷標志位置1，直到此中斷被CPU處理。任何下列事件都會清除IFR中的中斷標志 C54x DSP被硬件復位中斷觸發被響應一個1被寫入相應的尚未處理的IFR中斷標志位

42、使用相應中斷號INTR指令被執行第98頁/共111頁中斷處理步驟接受中斷請求 應答中斷 執行中斷服務程序ISR第99頁/共111頁接收中斷請求 一個中斷由硬件或軟件指令請求。 當產生一個中斷時，IFR寄存器中的相應的中斷標志位被置1。不管中斷是否被處理器應答，該標志位都會置1。當相應的中斷響應后，該標志位自動清零第100頁/共111頁硬件中斷請求 外部硬件中斷由外部中斷口的信號發出請求，而內部硬件由片內外設的信號發出中斷請求。例如，C54X硬件中斷可以由如下信號發出 INT3-INT0管腳 RS和NMI管腳 RINT0、XINT0、RINT1、XINT1串行中斷 TINT定時器中斷第101頁/

43、共111頁軟件中斷請求 INTR INTR指令允許執行任何的可屏蔽中斷，包括用戶定義的中斷（從SINT0到SINT30） TRAP TRAP與INTR的不同之處是TRAP啟動中斷時，狀態寄存器ST1的中斷方式INTM位不受影響。所以在TRAP啟動中斷服務時，該中斷服務程序可以被其他硬件中斷所中斷。 RESET 復位指令可在程序的任何時候產生，它使處理器返回一個預定狀態，復位指令影響ST0和ST1寄存器，但對PMST寄存器沒有影響。第102頁/共111頁應答中斷 對于軟件中斷和非屏蔽中斷，CPU將立即響應，進入相應的中斷服務程序。對于硬件可屏蔽中斷，只要滿足下列三個條件后，CPU才能響應中斷 當

44、前中斷優先級最高 INTM位清0 IMR屏蔽位為1 滿足上述條件后，CPU響應中斷，終止當前正在運行的操作，指令計數器PC自動轉向相應的中斷向量地址，取出中斷服務程序地址，并發出硬件中斷響應信號IACK（中斷應答）而清除相應的中斷標志位第103頁/共111頁執行中斷服務程序ISR CPU執行中斷服務程序的步驟 保護現場 將中斷向量的地址加載PC 獲取位于向量地址的指令 執行分支轉移 執行ISR直到一個返回指令終止ISR 從堆棧中彈出返回地址到PC中 繼續執行主程序第104頁/共111頁中斷向量地址的計算 中斷向量可以映射到程序存儲器的任何128字頁面的起始位置，除保留區域外。 C54X中，中斷向量地址是由PMST寄存器中的IPTR和左移2位后的中斷向量序號所組成。 INT0被申明為低優