1、編輯ppt14.三態(tài)輸出TTL門（TS門）(1)三態(tài)輸出與非門組成及工作原理（a）控制端高電平有效）控制端高電平有效BAVccT4T1T2T5YDP11ENENENEN &BA國標(biāo)符號(hào)國標(biāo)符號(hào)YENENBA曾用符號(hào)曾用符號(hào)YENEN編輯ppt2BA曾用符號(hào)曾用符號(hào)YENEN（b）控制端低電平有效）控制端低電平有效BAVccT4T1T2T5YDP1ENENENEN &BA國標(biāo)符號(hào)國標(biāo)符號(hào)YENEN圖圖3.2.24 3.2.24 三態(tài)與非門三態(tài)與非門編輯ppt3(2)典型用途構(gòu)成總線結(jié)構(gòu)圖圖3.2.25 3.2.25 用三態(tài)門構(gòu)成總線結(jié)構(gòu)用三態(tài)門構(gòu)成總線結(jié)構(gòu)ENEN 1A1G1ENEN1 1ENE

2、N 1A2G2ENEN2 2ENEN 1AnGnENENn n編輯ppt4雙向數(shù)據(jù)傳輸圖圖3.2.26 用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸ENEN 1D0ENENENEN 1D1總總線線D0/D1編輯ppt5例1 寫出下圖電路的輸出表達(dá)式。ENEN 1AB BENEN 1F1&解：當(dāng)B=0時(shí)，當(dāng)B=1時(shí)，F(xiàn)=A；F=A 。所以，F(xiàn)=AB+ABA1A0BF的卡諾圖編輯ppt6例2 如下圖所示電路、及其輸入信號(hào)的波形，試畫出輸出信號(hào)P和G的電壓波形并寫出P的邏輯表達(dá)式。ENEN &AB BP&CDGABCDGP解：當(dāng)C=0時(shí)，當(dāng)C=1時(shí)，P=AB+D 。所以，P=ABC+DP=D

3、；編輯ppt7第三節(jié) ECL和I2L門電路簡介進(jìn)一步提高速度而研制的。是TTL、CMOS、I2L、ECL電路中工作速度最快的一種。一、ECL門電路原因：ECL門電路中三極管工作在非飽和和淺截止?fàn)顟B(tài)；ECL門電路中電阻阻值小，且邏輯擺幅（高、低電平之差）低。編輯ppt8tpd一般為35ns 目前已能減小至0.1ns以內(nèi)。高電平-0.8V、低電平-1.6V、閥值電壓、 噪聲容限在0.2V左右；VVT2 . 1電流開關(guān)、基準(zhǔn)電壓源、射極輸出器。編輯ppt9VEE(5.2V)(a) 電路電路編輯ppt10BA1 QP+BAQP(b)國標(biāo)符號(hào)(c)曾用符號(hào)圖3.3.1 典型ECL或/或非門電路編輯ppt

4、11由于是射極輸出，可實(shí)現(xiàn)“線或”功能。ECL電路的產(chǎn)品限于中、小規(guī)模集成電路（由于功耗大），主要用于高速，超高速的數(shù)字系統(tǒng)和設(shè)備當(dāng)中。（國產(chǎn)ECL電路分為CE10K、CE100K兩個(gè)系列)Y1=A+B+C+DY2=A+B+C+DBA1 DC1 Y2Y1編輯ppt120V-0.8V-1.6V-0.8VP=P1+P2+P3P1P2P3注：編輯ppt13例3 寫出下圖所示ECL電路的輸出表達(dá)式 F1 、F2 和 F3 。111F1F2F3ABCDEFG解：ECL電路的輸出端可以并聯(lián)，實(shí)現(xiàn)“線或”功能。F1=A+BF2=C+D+E+F+GF3=A+B+C+D+E+F+G編輯ppt14二、I2L門電路

5、VEET1T2BEC1C2C3進(jìn)一步提高集成度而研制的。每個(gè)邏輯單元的電路結(jié)構(gòu)非常簡單，且功耗低。1. I2L基本邏輯單元的工作原理圖3.3.2 I2L基本邏輯單元編輯ppt15(a)或門編輯ppt16圖3.3.3 I2L基本門電路(b)或門編輯ppt17高電平0.7V，低電平0.1V； 一般tpd 10ns。目前I2L電路主要用于制作大規(guī)模集成電路的內(nèi)部邏輯電路（為提高抗干擾能力，接口電路與TTL電平兼容），很少用來制作中、小規(guī)模集成電路。編輯ppt18第四節(jié) CMOS門電路CMOS門電路的特點(diǎn):CMOS反相器（串聯(lián)互補(bǔ)）、CMOS傳輸門（并聯(lián)互補(bǔ)）是CMOS集成電路的基本組件。制作工藝簡單

6、，集成度高；工作電源允許的變化范圍大，功耗低；輸入阻抗高，扇出系數(shù)大；抗干擾能力強(qiáng)。編輯ppt19一、CMOS反相器1.電路結(jié)構(gòu)：NMOS、PMOS管串聯(lián)互補(bǔ)。 開啟電壓 分別為UTN、UTP ，為正常工作，要求：VDD UTP + UTN設(shè)UTP= -3V，UTN=3V，VDD=10V。(1)UIL=0V 編輯ppt20（b）邏輯符號(hào)）邏輯符號(hào)1AP圖3.4.1 CMOS反相器 編輯ppt21310ONR1291010OFFRDDDDONOFFOFFOHVVRRRU(2)UIH=VDD0OLUT1 、T2 構(gòu)成一種推拉式輸出。故輸出端不能并接實(shí)現(xiàn)“線與”功能。編輯ppt22圖圖3.4.2 3

7、.4.2 電壓傳輸特性和電壓傳輸特性和電流轉(zhuǎn)移特性電流轉(zhuǎn)移特性u(píng)IiDABCDE F（b）電流轉(zhuǎn)移特性）電流轉(zhuǎn)移特性O(shè)uIVDDuOUTNABCDE FUTUTPVDDO(a)(a)電壓傳輸特性電壓傳輸特性編輯ppt23 靜態(tài)參數(shù)：DDTVU21噪聲容限：UOL=0V， UOH=VDD （電壓利用率高）在CC4000系列CMOS電路的性能指標(biāo)中規(guī)定：在輸出高、低電平的變化不大于10%VDD的條件下，輸入信號(hào)低，高電平允許的最大變化量。編輯ppt24DDOFFONVUU21DDDDDDOLOFFNLVVVUUU4 .01 .05 .0(max)DDDDDDONOHNHVVVUUU4 .05 .0

8、9 .0(min)UNHUNL1010uIuOUOH(min)11uOuIG1G2輸入端噪聲容限示意圖UOL(max)UONUOFF編輯ppt254.加電后，CMOS器件輸入端不能懸空輸入電位不定（此時(shí)輸入電位由保護(hù)二極管的反向電阻比來決定），從而破壞了電路的正常邏輯關(guān)系；由于輸入阻抗高，易接受外界噪聲干擾，使電路產(chǎn)生誤動(dòng)作；極易使柵極感應(yīng)靜電，造成柵擊穿。編輯ppt26二、其它類型的CMOS電路兩個(gè)反相器的負(fù)載管并聯(lián)，驅(qū)動(dòng)管串聯(lián)。(1)電路結(jié)構(gòu)編輯ppt27&BAP（b）邏輯符號(hào)）邏輯符號(hào)圖圖3.4.3 CMOS與非門與非門編輯ppt28輸出阻抗變化大；A B P RO 0 0 1 RON

9、/2 0 1 1 RON 1 0 1 RON 1 1 0 2RON P=A+B存在的缺點(diǎn)：輸入端數(shù)目，UOL ， UNL。(2)工作原理編輯ppt29BA1P111圖圖3.4.4 帶緩沖級(jí)的帶緩沖級(jí)的CMOS與非門與非門編輯ppt302.CMOS 或非門(1)電路結(jié)構(gòu)兩個(gè)反相器的負(fù)載管串聯(lián)，驅(qū)動(dòng)管并聯(lián)。(2)工作原理輸出阻抗變化大；存在的缺點(diǎn)：輸入端數(shù)目，UOH， UNH。編輯ppt311BAP（b）邏輯符號(hào)）邏輯符號(hào)圖圖3.4.5 CMOS或非門或非門編輯ppt32BA1P&11圖圖3.4.6 帶緩沖級(jí)的帶緩沖級(jí)的CMOS或非門或非門編輯ppt33例4 寫出下圖CMOS電路的邏輯表達(dá)式。1ABP2VDDENEN 1BA邏輯符號(hào)邏輯符號(hào)P2解：當(dāng)B=0時(shí)，當(dāng)B=1時(shí)，P2 = A；P2 為高阻態(tài)。編輯ppt34(1)電路結(jié)構(gòu) NMOS、PMOS管并聯(lián)互補(bǔ)。(2)工作原理c=1時(shí)傳輸，c=0時(shí)關(guān)斷。c=1時(shí) ；N管導(dǎo)通；P管導(dǎo)通TNDDIUVu0DDITPVuUTPUTNDDUV 0VDD編輯ppt35TGCCOIuu /IOuu /CCO