1、數字電子技術實驗指導書 信息學院 2013年2月57目 錄第一部分 基礎實驗實驗一 門電路邏輯功能測試1實驗二 組合邏輯電路（邏輯運算及全加器）6實驗三 組合邏輯功能器件的應用10實驗四 多路選擇器(EDA)14實驗五 集成觸發器的邏輯功能測試16實驗六 計數、譯碼、顯示綜合實驗19實驗七 555時基電路的應用21實驗八 D/A、A/D轉換器22第二部分 選做實驗實驗九 CMOS門電路測試33實驗十 門電路的驅動能力測試35實驗十一 競爭冒險37實驗十二 數字定時器40實驗十三 路優先判決電路42第二部分 設計性實驗題目1 編碼譯碼顯示電路的設計44題目2 奇/偶校驗電路的設計44題目3 巡回

2、檢測電路 45題目4 聲控開關的設計與制作45題目5 籃球競賽24秒定時電路 46題目6 電子密碼鎖 46題目7 簡易頻率計的設計47題目8 多功能數字鐘47附錄一 設計性實驗報告格式49附錄二 常用集成塊管腳排列圖及部分真值50數字電路實驗注意事項1 每次實驗前，必須預習，并自行設計實驗原始記錄表格，提交預習報告。2 每次實驗完畢，須做好實驗原始記錄；關閉所有儀器的電源，關閉電源插座板上的開關；整理實驗臺，并在學生實驗記錄本上簽名，并記錄儀器使用情況。該項工作作為部分成績記入實驗總成績。最后，經老師同意方可離開實驗室。3 做好實驗總結報告，準時在下次實驗時提交。4 撥插芯片請使用專用工具，在

3、把芯片插入插座之前，請用鑷子將芯片管腳修理整齊，撥芯片須使用起撥器。5 將芯片插入插座時，一定注意芯片的方向。6 每次接線完畢，須檢查正確后，方可接上電源。實驗一 門電路邏輯功能及測試一、實驗目的 1熟悉門電路邏輯功能 2熟悉數字電路學習機及示波器使用方法。二、實驗儀器及材料 1雙蹤示波器 2器件 74LS00 74LS08 74LS32 74LS02 74LS20 74LS86 74LS04 三、預習要求 1復習門電路工作原理及相應邏輯表達式 2熟悉所用集成電路的引線位置及各引線用途 3了解雙需示波器使用方法 四、實驗內容 1門電路邏輯功能測試：實驗前，先檢查邏輯箱電源是否正常，然后選擇實驗

4、用的集成塊，按接線圖接好連線。特別注意：VCC與地線不能接錯。線接好后經實驗指導老師檢查無誤，方可通電實驗。實驗中改動接線應先斷開電源，接好線后再通電實驗。 （1） 與非門（74LS00）： 將74LS00中的一個與非門的輸入端A、B分別接邏輯開關Ki+1、Ki，輸出端Y接發光二極管，電路如圖1.1，檢查線路正常之后，接通電源，撥動開關，使輸入處于如表所示的各種狀態，并記錄對應的輸出狀態，并同時用數字萬用表測其具體的電壓值。填入表1-1。1表1-1 輸入輸出A BY電壓（V）0 00 11 01 1&ABY+5V 圖1.1 （2）與門（74LS08）：步驟同上，結果填入表1-2。輸入輸

5、出A B Y0 0 0 11 01 1ABY+5V表12圖1.2 表13（3） 或門（74LS32）：步驟同上，結果填入表1-3。輸入輸出A B Y0 0 0 11 01 11ABY+5V 圖1.3 （4） 非門（74LS04）：步驟同上，結果填入表1-4。輸入輸出AY01Y 1 A+5V表14圖1.4 5) 或非門（74LS02）：步驟同上，結果填入表1-5。表1-5輸入輸出A B Y0 0 0 11 01 11ABY+5V圖1.5 6) 異或門（74LS86）：步驟同上，結果填入表1-6。輸入輸出A B Y0 0 0 11 01 1=1ABY+5V表1-6圖1.6 2邏輯門傳輸延遲時間的測

6、量。用六反相器（非門）按圖1.7接線，輸入200KHz連續脈沖，用雙蹤示波器測輸入，輸出相位差，計算每個門的平均傳輸延遲時間的tpd值。111111圖1.73 利用與非門控制輸出。用一片74LS00按圖1.8、圖1.9接線，輸入端A接電平開關K，輸入端B接1KHZ的脈沖信號，在邏輯箱上接線，用雙蹤示波器觀察電平開關K對輸出脈沖的控制作用，畫出輸入端A、B輸出端Y的時序圖。ABYABYBA&&圖1.8A&B 圖1.94 用與非門組成其他門電路并測試驗證。用一片二輸入端四與非門74LS00組成以下門電路（1）組成或非門。Y=畫出電路圖，測試并填表17(2)組成異或門（a）

7、將異或門表達式轉化成與非門表達式。（b） 畫出邏輯電路圖。（c） 測試并填表18。表17 表1 8輸入輸出ABY00110101輸入輸出ABY00110101五.實驗報告1.按要求填寫各實驗表格。2.回答問題：（1）怎樣判斷門電路邏輯功能是否正常？（2）TTL與非門電路多余輸入端的處理方法有幾種？試舉一、二例子。（3）與非門一個輸入接連續脈沖時，其余端什么狀態時允許脈沖通過？什么狀態時禁止脈沖通過？（4）與非門輸入端通過電阻接地，電阻值對邏輯功能的影響是什么？（5）異或門又稱可控反相門，為什么？實驗二 組合邏輯電路（邏輯運算及全加器）一、實驗目的 1掌握組合邏輯電路的功能調試。 2驗證半加器和

8、全加器的邏輯功能。 3學會M進制數的運算規律。二、實驗儀器及材料 邏輯箱 74LS00 74LS86 三、預習要求 1預習組合邏輯電路的分析方法 2預習用與非門和異或門構成的半加器、全加器的工作原理。 3預習二進制數的運算。四、實驗內容1 組合邏輯電路功能測試 （1）用2片74LS00組成圖2.1所示邏輯電路。為便于接線和檢查，在圖中要注明芯片編號及各引腳對應的編號。 圖2.1（2） 先按圖2.1寫出Y1，Y2的邏輯表達式并化簡。表2.1輸入輸出ABCY1Y2000111100011100101110010（3）圖中A、B、C接邏輯開關，Y1，Y2接發光管電平顯示。（4）按表2.1要求，改變A

9、、B、C輸入的狀態，填表寫出Y1，Y2的輸出狀態。（5）將運算結果與實驗結果進行比較。2用門電路組成半加器電路根據半加器的邏輯表達式可知，半加器Y是A、B的異或，而進位Z是A、B相與，即半加器可用一個異或門和二個與非門組成一個電路。如圖2.2。 圖2.2 （1）在數字電路實驗箱上插入異或門和與非門芯片。輸入端A、B接邏輯開關k，Y，Z接發光管電平顯示。（2）按表2.2要求改變A、B狀態，填表并寫出y、z邏輯表達式。表2.2輸入端A0101B0011輸出端YZ 3.全加器組合電路的邏輯功能測試（1）寫出圖2.3電路的邏輯表達式。（2）根據邏輯表達式列真值表。 圖2.3表2.4A1B1C1-1S1

10、C1000010100110001011101111（4）按原理圖選擇與非門并接線進行測試，將測試結果記入表2.4，并與上表進行比較看邏輯功能是否一致。五、實驗報告 1. 整理實驗數據、圖表并對實驗結果進行分析討論。2. 總結全加器卡諾圖的分析方法。 3總結實驗中出現的問題和解決的辦法。實驗三 組合邏輯功能器件的應用一、實驗目的熟悉譯碼器、數據選擇器、編碼器的原理及應用。二、實驗儀器與器材儀器：邏輯箱、數字萬用表、二蹤示波器。器材：74LS138、74LS151三、預習要求：查閱附錄。自行設計設計實驗內容所要求的任務。四、實驗內容及步驟1. 74LS138的測試（1）74LS138的功能測試

11、74LS138的使能端G1=1，G2A=G2B=0時，譯碼器處于工作狀態。將其三個輸入選擇端CBA分別接至選擇開關Ki+2、Ki+1、Ki，將輸出端Y0Y7接發光二極管，測試其邏輯功能。表31 輸 入輸 出G1 G2A C2B C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7× H ×× × × × × H× × ×L × ×× × ×H L L L L LH L L L L HH L L L H LH L L L H HH L L H

12、L LH L L H L HH L L H H LH L L H H H （2）用74LS138譯碼器設計一個三變量的表決電路 在舉重比賽中，有三個裁判：一個主裁判和二個副裁判。在他們面前各有一個按鈕，只有當三個裁判均按鍵時或一個主裁判和一個副裁判同時按下自己面前的按鈕時，表示“杠鈴舉上”。試完成該裝置的邏輯電路設計，并實驗。 （3）用74LS138構成時序脈沖分配器 參照圖3.1，二進制譯碼器實際上也是負脈沖輸出的脈沖分配器。若利用使能端中的一個輸入端輸入數據信息，器件就成為一個數據分配器（又稱多路分配器），如圖31所示。若在G1輸入端輸入數據信息G2A=G2B=0，地址碼所對應的輸出是G1

13、數據信息的反碼：若從G2A輸入端輸入數據信息，令G1=1，G2B =0，地址碼對應的輸出就是G2A 端數據信息的原碼。若數據信息是時脈沖，則數據分配器便成為時鐘脈沖分配器。 根據數據輸入地址的不同組合譯出唯一地址，故可用作地址譯碼器。接成多路分配器，可將一個信號源的數據信息傳輸到不同的地點。參照圖3.1和以上的實驗原理說明，時鐘脈沖CP頻率約為10KHz，要求分配器輸出端Y0Y7的信號與CP輸入信號相同。畫出分配器的實驗電路，用示波器觀察和記錄在地址端C、B、A分別取000111 8種不同狀態時Y0Y7端的輸出波形，注意輸出波形與CP輸入端波形之間的相位關系。 2. 74LS151的測試： （

14、1） 74LS151的功能測試：74LS151數據選擇器選通端G=1時，Y=0；選通端G=0時，處于工作狀態，三個地址輸入端CBA，可選擇Y=D0D78個數據源中的一個，Y、W為同相輸出端和反相輸出端，三個地址輸入端CBA分別接邏輯開關Ki+2、Ki+1、Ki，輸出Y、W分別接發光二極管，檢查線路正常之后，接通電源，撥動開關，當開關處于各種狀態時，記錄對應的輸出。表32輸 入輸 出使 能 G選擇 C B AY W H× × × L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H （2）用7

15、4LS151數據選擇器完成以上三變量表決電路的設計。（3）用74LS151和74LS138構成3位并行數碼比較器。利用74LS151和74LS138的功能設計一個3位并行數碼比較器，接法如圖3.2所示，設輸入數碼CBA與C'B'A'相同時，并行數碼比較器輸出Y=0，這樣當置74LS138的CBA=110，則Y6=0，而此時74LS151的C'B'A'=110時，Y=D6=Y6=0，表明數碼相同，依次類推，利用這個原理可以設計簡易密碼器，并在實驗中驗證。 A B C 圖3.1數據分配器CBA C' B' A'圖3.2并行數碼

16、比較器計 Q2數 Q1器 Q0 CP 0 1 0 0 1 1 0 1 圖3.3 并串轉換器 （4）并串轉接器 電路由8選1數據選擇器和1個3位二進制計數器構成。計算器的作用是累計時鐘脈沖的個數，當時鐘脈沖CP一個接一個送入時，計數器的輸出端Q2Q1Q0從000>001>010>>111依次變化。由于Q2Q1Q0與選擇器的地址輸入端CBA相連，因此CBA就隨時鐘脈沖的逐個輸入從000到111變化，選擇器的輸出Y隨之接通D0、D1、D2D7。當選擇器的數據輸入端D0-D7與一個并行8位01001101相連時，輸出端得到的就是一串隨時鐘節拍變化的數據0-1-0-0-1-1-0

17、-1，這種數稱為串行數據。 五、思考題使用常用組合邏輯部件，設計一個應用電路，畫出原理圖，分析其工作原理。實驗四 多路選擇器(EDA)一、實驗目的1熟練掌握多路選擇器的設計方法；2用VHDL語言中不同的語句來描述。二、實驗原理 四選一多路選擇器的原理如下表，由Sl， S0來選擇d0 ，dl ，d2 ，d3的信號，并使其能在Q上輸出。S1S0Q00d 001d 110d 211d 3XX0三、實驗內容1、用VHDL語言的不同語句分別描述任務選擇器，并通過編譯仿真比較不同語句描述的區別。2、通過仿真下載并通過硬件驗證實驗結果。四、實驗報告要求l、寫出幾種不同的VHDL源程序；2、畫出電路的時序仿真

18、波形；3、分析不同VHDL語句的優劣；4、寫出設計心得體會。五、思考題： 1、如何設計一個3選1的選擇器？ LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux4 ISPORT (d0,d1,d2,i3, Sl, S0:IN STD_LOGIC; q:OUT STD_lOGIC);END mux4;ARCHITECTURE body_mux4 OF mux4 ISBEGINprocess(d0,d1,d2,i3, Sl, S0)variable muxval :integer range 7 downto 0;begin muxval :=0;

19、if S0='1') then muxval :=muxval+1; end if;if Sl ='1') then muxval :=muxval+2; end if;case muxval is when 0=>q<=d0; when 1=>q<=d1; when 2=>q<=d2; when 3=>q<=d3; when others =>null; end case; end process; END body_mux4;實驗五 集成觸發器的邏輯功能測試一實驗目的 1熟悉JK觸發器的基本原理及邏輯功能

20、。 2熟悉D觸發器的基本原理及邏輯功能，并掌握其寄存器移位功能。 3觸發器應用。二、實驗儀器及器件 儀器：邏輯箱，示波器，數字萬用表器材： 74LS74、74LS76、74LS00三、實驗基本原理JK觸發器有J輸入端和K輸入端，而其RD端和SD端則具有置“0”置“1”功能，邏輯功能如下：當J=K=1時，CP脈沖作用下，觸發器狀態翻轉，寫成n+1=當J=K=0時，CP脈沖作用下，觸發器保持原狀態，寫成On+1=n。當J=1，K=0時，在CP脈沖作用下，觸發器置“1”，寫成n+1=1。當J=0，K=1時，在CP脈沖作用下，觸發器置“0”，寫成n+1=0。四、觸發器的邏輯功能測試：1JK觸發器（選擇

21、74LS76） （1）觸發器置“0”“1”的功能測試： 表51 JK觸發器功能表SDRD有CP 無CP 100100將SD、RD分別接開關Ki+1、Ki，、 分別接發光二極管Li+1，Li，按表51要求改變SD，RD（J，K，CP處于任意狀態），并在SDRD作用期間，任意改變J、K、CP的狀態，觀察和的狀態，將結果記錄于 表51。 （2）J、K觸發器邏輯功能的測試： 將J、K分別接開關，而上述實驗中的SD、RD所接開關保持，并置于SD=1，RD=1的狀態，時鐘CP接單脈沖信號源的輸出P+，按表52要求，將結果記錄于表52。（3）將JK觸發器J=K=“1”，構成計數電路，用雙蹤示波器觀察CP、的

22、波形QCP圖5.1表52 JK觸發器邏輯功能 CP J K n n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 12D觸發器：（選擇74LS74）（1） 觸發器置“0”置“1”功能的測試：將SD、RD分別接開關，、分別接發光二極管，按表53要求改變SD、RD（D及CP處于任意狀態）并在SD、RD作用期間，任意改變D與CP的狀態，測試SD、RD的功能，并將測試結果記錄于表53。（2） 對D觸發器邏輯功能的測試，結果記錄于表54。（3） 將D觸發器的D與相接，構成計數電路，用雙蹤示波觀察其CP、的波形。CPQ圖5.2表53 D觸發器SD、RD功能

23、表 表54 D觸發器邏輯功能表 SD RD 100100 CP D n n+1 0 0 0 1 1 0 1 15、 思考題： 1RS觸發器是如何起抗抖動作用的？實驗六 計數、譯碼、顯示綜合實驗一、實驗目的1熟悉常用計數器芯片。2掌握計數、譯碼、顯示器件的邏輯功能。3掌握中規模集成計數器的使用方法。二、實驗儀器與器材儀器：邏輯實驗箱。器材：74LS390、74LS00、74LS48。三、預習要求1查閱附錄六中本次實驗所使用的集成塊的管腳圖與真值表。2復習210進制譯碼器和顯示電路同計數器配套使用的方法。3復習任意進制計數器的設計方法及應用。四、實驗原理 本次實驗采用雙十進制計數器74LS390，

24、譯碼器74LS48等器件。 中規模集成計數器的使用方法： 中規模集成計數器中，二進制或十進制（8421碼）加法計數器較為常用，如74LS390是比較典型的中規模異步計數器，邏輯圖和管腳圖見附錄。由CPA輸入信號，由QA可產生2分頻信號：CPB輸入信號，由QD輸出可產生5分頻信號；若在器件外部將QA的CPB連接，可進行8421碼十進制計數，若將QD與CPA連接，即可輸出5421碼十進制數（對應8421碼的輸出順序QD、QC、QB、QA、應改為QA、QD、QC、QB）。 利用反饋歸零法，可得到N進制計數。兩塊電路連接，可得到N<100的任意進制計數。注意：若使用上升沿觸發的中規模計數器，五、

25、實驗內容與步驟1計數、譯碼、顯示：1）將74LS390中的一個計數器接成8421碼，QDQA輸出接發光二極管，可按圖6.1接線2）連續按動單次脈沖P1的按紐。觀察L1、L2、L3、L4燈的亮暗是否符合8421碼。3）測試數碼顯示器，判斷其是共陰還是共陽，并確定出af七段所對應的管腳，然后將譯碼器74LS48和數碼顯示器連接。4）將計數、譯碼、顯示電路進行總連接。5）使計數器置零（Rd=1），然后再恢復到計數狀態（Rd=0）在CP端加入單脈沖，觀察并記錄每按一次單脈沖，QAQD端的狀態及數碼顯示的數字，將結果列表記錄。6）在CP端連續脈沖（12HZ），觀察數碼管自動計數。 圖6.1 2由中規模計

26、數器組成六十進制計數器的邏輯功能。1）選用雙十進制計數器74LS390、74LS00等器件連成六十進制計數器，參考電路如圖6.2，可以選用發光二極管顯示輸出狀態，或者74LS48、數碼顯示十進制狀態。2）由實驗箱上1HZ脈沖信號作CP脈沖，測試邏輯功能。Rd圖6.4 六十進制計數器RdQA QB QC QD C1/2 74LS390CPQA QB QC QD1/2 74LS390&&3）改變計數器的進制，重復測試。六、預習問題1）60進制計數器的個位向十位進位，進位信號如何連接？2）60進制計數器的工作原理？七、實驗報告 1畫出實驗電路圖，整理實驗數據。2譯碼器的作用是什么？3

27、設計一個59進制計數器，畫出電路圖，并標上所用器件。實驗七 555時基電路的應用一、實驗目的1. 掌握555時基電路的結構和工作原理，學會對此芯片的正確使用。2. 學會分析和測試用555時基電路構成的多諧振蕩器，單穩態觸發器，旋密特觸發器等三種典型電路。二、實驗儀器及材料1. 實驗儀器設備：雙蹤示波器、數字萬用表、數字電路實驗箱2. 器件 NE556，（或NE555二片）雙時基電路 二極管1N4148 電位器22K，1K 電阻、電容 揚聲器 三、實驗原理本實驗所用的時基電路芯片為NE556，同一芯片上集成了二個各自獨立的555時基電路，圖中各管腳的功能簡述如下：TH-高電平觸發端：當TH端電平

28、大于2/3V ，輸出端OUT呈低電平，DIS端導通。-低電平觸發端：當端電平小于1/3V時，OUT端呈現高電平，DIS端關斷。-復位端：0，OUT端輸出低電平，DIS端導通。VC-控制電壓端：VC接不同的電壓值可以改變TH，的觸發電平值。DIS-放電端：其導通或關斷為RC回路提供了放電或充電的通路。OUT-輸出端。VCC-接正電源端。GND-接地端。表7.1THOUTDISXXLL導通HL導通H原狀態原狀態HH關斷內部結構簡圖如圖7.1所示。（1）按圖7.2接線，可調電壓取自電位器分壓器。（2）按表7.1逐項測試其功能并記錄。四、實驗內容及步驟1. 555時基電路構成的多諧振蕩器電路圖7.1

29、時基電路內部結構圖圖圖7.3 555定時器構成的多諧振蕩器圖7.2 測試接線圖（1）按圖7.3接線。（2）用示波器觀察并測量OUT端波形的頻率和理論估算值比較，算出頻率的相對誤差值。（3）若將電阻值改為，電容C不變，上述的數據有何變化？（4）根據上述電路的原理，充電回路的支路是,放電回路的支路是，將電路略作修改，增加一個電位器RW ，和兩個引導二極管，構成圖8.4所示的占空比可調的多諧振蕩器。其點空比q為 調節RW的阻值，可改變q值。合理選擇元件參數（電位器選用22K）,使電路的占空比q0.2，且正脈沖寬度為0.2Ms。調試電路，測出所用元件的數值，估算電路的誤差。2. 555構成的單穩態觸發

30、器圖7.5 單穩態觸發器圖7.4 占空比可調多諧振蕩器電路（1）按圖7.5接線，圖中，輸入頻率約為10KHZ左右的方波時，用在器示波器觀察OUT端相對于的波形，并測出輸出脈沖的寬度TW（2）調節R 頻率，分析并記錄觀察到的OUT端波形的變化。圖7.6 救護車警鈴電路（3）若輸出脈沖TW=20US，怎樣調整電路參數，記錄各有關參數值。3. 應用電路圖7.6所用555的兩個時基電路構成低頻對高頻調制的救護車警鈴電路。（1）按圖接線，注意揚聲器先不接（2）用示波器觀察輸出波形并記錄（3）接上揚聲器，調整參數聲響效果滿意。（4）本實驗所使用的電器電壓V0+5V五、實驗報告 1、按實驗內容的要求整理實驗

31、數據。 2、按實驗內容的要求計算出相關電路的元器件參數。 3、畫出實驗內容2、3中的相應波形。實驗八 D/A、A/D轉換器一、實驗目的1. 了解D/A和A/D轉換器的基本結構和性能。2. 熟悉D/A和A/D轉換器的典型應用。二、實驗儀器及材料1. 實驗儀器設備：雙蹤示波器、數字萬用表、數字電路實驗箱2. 器件DAC0832 1片ADC0809 1片741 1片三、實驗原理在數字電子技術很多應用場合往往需要把模擬量轉換成數字量，或把數字量轉成模擬量，完成這一轉換功能的轉換器有多種型號，使用者借助于手冊提供的器件性能指標及典型應用電路，可正確使用這些器件。本實驗采用大規模集成電路DAC0832實現

32、D/A（數/模）轉換，ADC0809實現A/D（模/數）轉換。1. D/A轉換器DAC0832DAC0832是采用CMOS工藝制成的電流輸出型8位數/模轉換器，引腳排列如圖8.1所示，各引腳含義為： 圖8.1 DAC0832引腳排列圖：數字信號輸入端，MSB，LSB。ILE：輸入寄存器允許，高電平有效。CS:片選信號，低電平有效，與ILE信號合起來共同控制是否起作用。：寫信號1，低電平有效，用來將數據總數的數據輸入鎖存于8位輸入寄存器中，有效時，必須使和ILE同時有效。:傳送控制信號，低電平有效，用來控制是否起作用。：寫信號2，低電平有效，用來將鎖存于8位輸入寄存器中的數字傳送到8位D/A寄存

33、器鎖存起來，此時WFER應有效。:D/A輸出電流1，當輸入數字量全為1時，電流值最大。：D/A輸出電流2。：反饋電阻。DAC832為電流輸出型芯片，可外接運算放大器，將電流輸出轉換成電壓輸出，電阻是集成在內的運算放大器的反饋電阻，并將其一端引出片外，為在片外連接運算放大器提供方便。當的引出端（腳9）直接與運算放大器的輸出端相連接，如圖8.2所示，而不另外串聯電阻時，則輸出電壓如式（8.1.）所示。 （8.1）:基準電壓，通過它將外加高精度的電壓源接至T型電壓網絡，電壓范圍為（-10+10）V，也可以直接向其他D/A轉換器的電壓輸出端。:電源，電壓范圍（+5+15）V。AGND：模擬地。DGND

34、：數字地。 A/D轉換器ADC0809ADC0809是采用CMOS工藝制成的8位逐次漸近型模/數轉換器，引腳排列，如圖8.3所示。各引腳含義為：8路模擬量輸入端。：地址輸入端。 圖8.2 DAC0832外部接線圖 圖8.3 ADC0809引腳排列圖ALE:地址鎖存允許輸入信號，應在此腳施加正脈沖，上升沿有效，此時鎖存地址碼，從而選通相應的模擬信號通道，以便進行A/D轉換。START：啟動信號輸入端，應在此腳施加正脈沖，當上升沿到達時，內部逐次逼近寄存器START復位，在下降沿到達后，開始A/D轉換過程。EOC：轉換結束輸出信號（轉換結束標志），高電平有效，轉換在進行中EOC為低電平，轉換結束E

35、OC自動變為高電平，標志A/D轉換已結束。OVTEN（OE）：輸入允許信號，高電平有效，即OE=1時，將輸出寄存器中數據放到數據總線上。CP：時鐘信號輸入端，外接時鐘脈沖，時鐘頻率一般為640。REF(+)、REF(-):基準電壓的正極和負極。一般（+）接+5V電源，（-）接地。:數字信號輸出端MSB、LSBADC0809通過引腳輸入8路單邊模擬輸入電壓，ALE將3位地址線進行鎖存，然后由譯碼電路選通8路中某一路進行A/D轉換，地址譯碼與輸入選通關系如表8.1所示。表8-1 ADC0809地址譯碼與輸入選通關系被選模擬通道地 址000011110011001101010001四、實驗內容及步驟

36、1. 用DAC0832及運算放大器741組成D/A轉換電路按圖8.2連接實驗電路，輸入數字量由邏輯開關提供，輸出模擬量用數字電壓表測量。片選信號 (腳1)、寫信號(腳2)、寫信號(腳18)、傳送控制信號（腳17）接地；基準電壓（腳8）及輸入寄存器允許ILE（腳19）接+5V電源；(腳12)接運算放大器741的反相輸入端2及同相輸入端3；(腳9)通過電阻（或不通過）接運算放大器輸出端6。a. 調零。全置0，調節電位器使741輸出為零。b. 按表8-2輸出數字量，測量相應的輸出模擬量,記入表中右方輸出模擬電壓處。表 8-2 用DAC0832及運算放大器組成D/A轉換昌路功能測試表A/D轉換D/A轉

37、換輸入數字量輸出模擬量輸入模擬量輸出數字量0 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 01 1 1 1 1 1 1 12. A/D轉換器 按圖8.4連接電路，輸入模擬量接0+5V直流可調電源（自己設計），輸出數字量接01指示器。 將三位地址線（腳23、24、25）同時接地，因而選通模擬輸入（腳23）通道進行A/D轉換；時鐘信號CLOCK（腳10）用f=1kHz連續脈沖源；啟

38、動信號SRART（腳6）和地址鎖存信號ALE（腳22）相連于P點，接單次脈沖；參考電壓（+）（腳12）接+5V電源，（-）（腳15）接地；輸出允許信號OE（腳9）固定接高電平。 a.測試腳6（ALE）、腳22（START）、腳7（OE）的功能測試腳6、腳7連接于P點，接單次脈沖源，調節輸入模擬量為某值，按一下P端單脈沖源按鈕，相應的輸出數字量便由01指示器顯示出來，來完成一次A/D轉換。斷開P點與單脈沖源間連線，將ALE、START與EDC端連接在一起如圖4-39中虛線所示，則電路處于自動狀態，觀察A/D轉換器的工作情況。 圖8.4 ADC0809實驗電路b. 令電路片于自動轉換狀態調節輸入模

39、擬量，記入表4-2在左方輸入模擬電壓處。五、實驗報告整理實驗數據，分析實驗結果。六、預習要求復習D/A、A/D轉換器部分內容。選做實驗部分實驗九 CMOS門電路測試一、實驗目的 1掌握CMOS門電路功能測試的方法 2學會CMOS門電路外特性的測試方法。 3比較CMOS門和TTL門的特點二、實驗內容 1CMOS芯片CD4001功能測試 CMOS集成電路4000系列芯片具有較寬的電源電壓使用范圍。在十3十18V都可以使用 CMOS門電路的邏輯高、低電平取值和TTL門電路略有不同，通常高電平為Vdd ，低電子為0V。本實驗的電源電壓Vdd=十5V。在A、B端加不同的邏輯電平用電壓表測出相應的V0值并

40、將結果列成真值表的形式。注意：CMOS門電路的多余輸入端不允許懸空。 2CMOS門電路 CD4001電壓傳輸特性測試 按圖9l所示接線。先令 Vdd= 十 10V。調節電位器Rw的阻值使V1在+3+15V變化，測出V0隨V1變化的特性曲線。 記錄有關的實驗數據，畫成 表格形式，并畫出電壓傳輸 特性曲線 V0f（V1）。 圖9.1 改變Vdd值使其分別+5V+15V重復上述實驗內容。在同一坐標上畫出CMOS門取不同的Vdd值時所對應的V0=f（V1）曲線。 3CD4001平均傳輸時間。的測量。 按圖102所示電路接線。圖中VDD+5V。 CP取自學習機上的連續脈沖。 觀察V1和CP的異同說明芯片

41、74LS00的作用是什么？ 實驗十 門電路的驅動能力測試 一、實驗目的 通過實驗進一步理解門電路驅動的能力，學會在實際工作中正確使用門電路。 二、實驗內容1 TTL門74LS00芯片扇出系數N。的測定 按圖101所示電路接線圖中TTL與非門為74LS00芯片。 根據集成電路手冊查閱74LS00有關參數如下： 圖10.1 I（mA）I（A）= -0420 I（mA）I（A）=-8400 調整門P后所接同類門的數量，使門P在高電平輸出時向外流出的電流小于等于400A：而在門p為低電平輸出時改變負載門的數量使流入門P的電流不大于8mA。取上述帶門數少的那種情況下所帶門的個數作為芯片74LS00扇出系數N0。 分別測出門p輸出為高電平和低電平情況下的N1，N2值扇出系數N。為 N。N1N1min 若將圖101所示電路中G1GN的