1、計算機組成原理實驗報告實驗序號：1. 2實驗項目名稱：超前進位加法器設計實驗學號姓名專業、班實驗地點指導教師實驗時間一、實驗目的及要求（1）掌握超前進位加法器的原理及其設計方法。（2）熟悉cpld應用設計及eda軟件的使用。二、實驗設備（壞境）及要求pc機一臺，td-cm34-或tdcmx實驗系統一套。三、實驗內容與步驟加法器是執行二進制加法運算的邏輯部件，也是cpu運算器的基本邏輯部 件（減法可以通過補碼相加來實現）。加法器又分為半加器和全加器（fa）,不考 慮低位的進位，只考慮兩個二進制數相加，得到和以及向高位進位的加法器為半 加器，而全加器是在半加器的基礎上又考慮了低位過來的進位信號。1

2、位全加器真值表輸入輸出abcisco0000000110010100110110010101011100111110a、b為2個1位的加數，ci為來自低位的進位，s為和，co為向高位的 進位，根據表1-2-1所示的真值表，可得到全加器的邏輯表達式為：s 二 abci + abci + abci + abcico = ab+ aci + bci有了 1位全加器，就可以用它來構造多位加法器，加法器根據電路結構的不 同，可以分為串行加法器和并行加法器兩種。串行加法器低位全加器產生的進位 要依次串行地向高位進位，其電路簡單，占用資源較少，但是串行加法器每位和 以及向高位的進位的產生都依賴于低位的進位，

3、導致完成加法運算的延遲時間較 長，效率并不高。四、實驗結果與數據處理(1)根據上述加法器的邏輯原理使用quartus tt軟件編輯相應的電路原理圖并 進行編譯，其在epm1270芯片中對應的引腳如圖1-2-7所示，框外文字表示i/o 號，框內文字表示該引腳的含義(本實驗例程見'安裝路徑 cpldadderadder. qpf'工程)1-2-7引腳分配圖a23a01. a08cos7soepm1270cia7. aob7. bod25d09. d16d17. d24(2)關閉實驗系統電源，按圖1-2-8連接實驗電路，圖中將用戶需要連接的信號 用圓圈標明。lj1111a23l8ini aagl7l0cpld單元li . luvccgndd25d09.d16d17.d24ri rnrp ii iivcc gnd 擴展單元k7 sd17. sd1o sd07. sdoo (ca)c®單元 打開實驗系統電源，將生成的pof文件下載到epm1270中去。(4)以con單元中的sd17-sd10八個二進制開關為被加數a, sd07-sd00八個 二進制開關為加數b, k7用來模擬來自低位的進位信號，相加的結果在cpid單 元的l7-l0八個led燈顯示，相加后向高位的進位用cpld單元的l8燈顯示。 給a和b置不同的數，觀