1、摘 要隨著超大規模集成電路工藝技術的高速發展，CMOS圖像傳感器性能不斷完善，感光陣列不斷增多，在工業化、民用視頻、軍事偵察、空間遙感成像等領域得到廣泛應用。圖像的處理也越來越多的加入了FPGA及CMOS等集成電路的應用。FPGA（Field-Programmable Gate Array）,即現場可編程門陣列等可編程器件也相應的發展起來。它作為專用集成電路（ASIC）既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。本文完成了基于FPGA的CMOS圖像傳感器控制系統中的硬件電路的設計部分，此次設計采用了Altera公司的Cyclone EP3C25Q240進行配置和驗證，使用

2、的CMOS圖像傳感器為CYPRESS公司的LUPA 1300-2，論文中詳細分析了LUPA 1300-2 CMOS圖像傳感器的工作特點，FPGA結構特點，工作方式，及如何使用Cadence進行電路設計及其優勢所在。關鍵字：FPGA，CMOS，現場可編程門陣列，Cadence ，ASICABSTRACTVLSI technology with the rapid development, CMOS image sensor performance continues to improve, increasing photographic array, in the industrial, com

3、mercial video, military, reconnaissance, space remote sensing imaging and widely used. Image processing is also more and more joined the FPGA and CMOS integrated circuits and other applications. FPGA(Field-programmable Gate Array), or field programmable gate arrays and other programmable devices are

4、 developed accordingly. As application specific integrated circuit(ASIC) will resolve the lack of custom circuits, and programmable devices to overcome the original shortcomings of a limited number of gates. This complete FPGA-based control system for COMS image sensor which the hardware circuit des

5、ign, the design uses Alters Cyclone EP3C25Q240 configuration and validation, the use of CMOS image sensor for the fill factory company LUPA 1300-2, paper, detailed. Analysis of the LUPA 1300-2 CMOS image sensor features the work, FPGA structure characteristics, work, and how to use Cadence circuit d

6、esign and its advantages. KEY WORDS：fpga，coms，validation第一章 前 言隨著人類文明的發展，人們對外界信息的需求量也越來越多。通常人們可通過觸摸、聽、看來感官外界事物。其中從看這方面獲取的信息最多。雖然人眼可以看到世界中普遍存在的事物，但是看到的瞬間是短暫的，轉眼即逝，人眼并不能將美好的有趣的事物記錄下來。正因為如此，促進了計算機視覺學科的發展和圖像傳感器的出現。圖像傳感器作為現代社會獲取視覺信息的一種電子元器件得到廣泛應用。它將光信號轉換成電信號，把美好的事物記錄下來，給人們的生活帶了直觀圖像，增加了生活的豐富性。從基本結構和原理上分，圖

7、像傳感器可劃分為兩類即CCD (英文Charge-Coupled Device的縮寫, 電荷耦合器)和CMOS (英文 Complementary Metal Oxide Semiconductor的縮寫, 互補金屬氧化物場效應管)圖像傳感器。1.1 文章結構本文主要實現了以FPGA為核心CMOS圖像傳感器的硬件電路的設計。分章節依次介紹了CMOS圖像傳感器與FPGA的發展過程及其應用。第一章對CMOS圖像傳感器和FPGA做了系統的描述，對論文的主要研究工作做了基本的陳述。第二章介紹了CMOS圖像傳感器的工作原理、分類、與CCD的性能比較和CMOS圖像傳感器的具體應用。著重介紹了此次用到的CM

8、OS圖像傳感器LUPA 1300-2芯片，對芯片結構和功能板塊依次進行了介紹。第三章介紹了FPGA的結構、發展和應用領域，著重介紹了Altera公司的FPGA芯片EP3C25Q240的結構和各個模塊的功能。第四章介紹了硬件驅動電路的設計。對設計中用到的Cadence軟件和電源以及傳輸電路分別進行了介紹。對復位電路以及PCB板設計時的封裝和布線都做了詳細的介紹。1.2 CMOS圖像傳感器的發展CMOS 圖像傳感器與 CCD圖像傳感器均屬于固態圖像傳感器，早在二十世紀六十年代末人們就開始著手研究固態圖像傳感器，也就是說 CCD 圖像傳感器與 CMOS 圖像傳感器幾乎是同時發展起來的。但由于當時工藝

9、水平比較低，導致制造出來的 CMOS 圖像傳感器成像質量比較差、分辨率低、噪聲大以及光靈敏度較弱，以致人們認為其發展潛力不大，不再著重于對它的研究。故它的發展因此停止不前。而在同一時期出現的 CCD 圖像傳感器則可具有光靈敏度較強、噪聲低等優點受到人們的喜愛。因此在過去 20 年，CCD一直是圖像傳感器市場的主力軍。但進入二十一世紀以來，隨著集成電路的發展，過去 CMOS 圖像傳感器存在的缺點現在都可以通過技術的提高得到克服。而且 CMOS 圖像傳感器還具有 CCD 圖像傳感器沒有的一些優點，如在像素單元內集成了大器、供電電壓低而且不需要 CCD 那么多的多路電源、內部集成數字信號處理模塊及模

10、數轉換器可實現數字和模擬多路輸出。故在近十年來，CMOS 圖像傳感器得了廣泛的應用。 CMOS 圖像傳感器的發展經歷了 3 個階段：第一是無源像素 (Passive Pixel Sensor即 PPS)階段，第二是有源像素 (Active Pixel Sensor即APS)階段，第三是數字像素 (Digital Pixel Sensor即 DPS)階段。它的像素單元是由一個光電二極管一個MOS 組成，光電二極管將接受到的光信號轉換成電信號，而 MOS 管則在像元陣列的控制電路作用下進行導通和斷開操作完成積分和信號讀出操作。在傳感器進行光積分的過程中，MOS管一直處于斷開狀態，只有當積分完成之后

11、，MOS 管開始導通，光電二極管與垂直的列線連通，之前在光電二極管中積累的光生電荷被送往列線，在積分放大器的作用下轉換成相應的電壓讀出。當光電二極管中存儲的信號電荷被讀出之后，MOS 管在外部復位信號的控制下再次斷開，于是新一輪的積分讀出又開始了。無源像素圖像傳感器像素單元結構比較簡單而且占用面積也很小，在給定單元尺寸下，可獲得很高的填充系數和量子效率。它的缺點是會形成固有模式噪聲而且光靈敏度也較差。 它是由光電二極管、復位管、源極跟隨放大器和行選讀出晶體管組成。有源像素圖像傳感器的輸出信號首先在源極跟隨放大器中緩沖，然后在行選晶體管的控制下讀出。在此結構中有一個獨立的復位管對光電二極管進行復

12、位。它的積分讀出操作如下：光照射到光電二極管上轉換成信號電荷，信號電荷在源極跟隨放大器中緩沖后輸出到行選讀出管，當讀出管在控制電路作用下導通后，信號電荷輸入到列總線上。然后讀出管關閉，復位管開始對光電二級管復位。相對于無源像素圖像傳感器而言，有源像素圖像傳感器在像素單元結構中增加了有源放大器，從而減小了讀出噪聲，提高了讀出速度。它的不足之處是像素單元結構變復雜了，故感光單元面積變小了。相對于其他邏輯系列,CMOS邏輯電路具有一下優點: 1.允許的電源電壓范圍寬,方便電源電路的設計 2.邏輯擺幅大,使電路抗干擾能力強 3.靜態功耗低 4.隔離柵結構使CMOS期間的輸入電阻極大,從而使CMOS期間

13、驅動同類邏輯門的能力比其他系列強得多。 1.3 FPGA配置硬件電路 隨著電子技術、計算機應用技術和EDA技術的不斷發展，利用FPGA進行數字系統的開發已被廣泛應用于通信、航天、醫療電子、工業控股等鄰域。與傳統電路設計方法相比，FPGA具有功能強大、開發過程投資小、周期短、便于修改及開發工具智能化等特點。近年來，FPGA市場發展迅速，并且隨著電子工藝不斷改進，低成本高性能的FPGA器件推陳出新，從而促進了FPGA成為當今硬件設計的首選方式之一。 采用FPGA技術設計CCD圖像傳感器的驅動電路,數字視頻信號處理電路,使原來復雜的電路設計變成只需兩片FPGA芯片就能完成。同時,它能夠很好的滿足CC

14、D成像系統向高速小型化、智能化、低功耗發展的需求。從而提高了系統的集成度；而且使電路的抗干擾能力增強，提高了系統的可靠性和穩定性。FPGA主要生產廠商：Altera 、Xilinx 、Actel 、Lattice等，其中Altera作為世界老牌可編程邏輯器件的廠家，是當前世界范圍內市場占有率最大的廠家，它和Xilinx主要生產一般用途FPGA，其主要產品采用RAM工藝。Actel主要提供非易失性FPGA，產品主要基于反熔絲工藝和FLASH工藝。1.4 論文的主要研究工作本文主要分析了CYPRESS公司的高分辨率CMOS圖像傳感器LUPA 1300-2芯片的工作方式。并對由Altera公司的Cy

15、cloneEP3C25Q240集成電路FPGA進行了分析。集合FPGA和CMOS的特點在Cadence環境下進行了基于FPGA的CMOS圖像傳感器的硬件電路的設計，設計以FPGA芯片為核心，設計了相應的外圍電路。第二章 CMOS圖像傳感器2.1 CMOS圖像傳感器簡介CMOS（Complementary Metal-oxide-semiconductor Image Sensor）圖像傳感器是一種采用CMOS工藝制造的圖像傳感器，最初是由NASA的噴氣推動實驗室發明的。發展初期，由于成像質量不高，CMOS圖像傳感器一直未得到廣泛的重視和應用，所以在過去的十幾年中，CCD圖像傳感器在圖像傳感器市

16、場上一直居于主宰地位。隨著集成電路技術的飛速發展，CMOS圖像傳感器技術水平已經有了很大的進步，其分辨率、動態范圍、靈敏度等指標明顯提高。而且CMOS圖像傳感器采用標準的半導體工藝，其技術難度低于CCD工藝，擁有該工藝的廠家都可以生產CMOS圖像傳感器，因此CMOS圖像傳感器在最近十幾年中迅速發展。2.1.1 CMOS圖像傳感器工作原理典型的CMOS圖像傳感器由像素單元陣列及輔助電路構成，圖2-1為其原理框圖。其中像素單元陣列主要實現光電轉換功能，輔助電路主要完成驅動信號的產生、光電信號的處理、輸出等任務。圖2-1 CMOS圖像傳感器的原理框圖像素單元陣列是由光電二極管和MOS場效應管陣列構成

17、的集成電路。在圖2-1中，像素單元陣列X和Y方向排列成方陣，方陣中的每一個單元都有它的X、Y方向上的地址，并可分別由兩個方向的地址譯碼器進行選擇；每一列像素單元都對應于一個列放大器，列放大器的輸出信號分別與由X方向地址譯碼器控制的模擬多路開關相連。在實際工作中，CMOS圖像傳感器在Y方向地址譯碼器的控制下依次接通每行像素單元的模擬開關，信號通過行開關傳送到列線上，再通過X方向地址譯碼器的控制，傳送到放大器。輸出放大器的輸出信號由A/D轉換器進行模數轉換，經預處理電路處理后通過接口電路輸出。由于與電子CMOS工藝完全兼容，CMOS圖像傳感器可實現像素單元陣列、信號讀出電路、信號處理電路和控制電路

18、的高度集成。典型的CMOS圖像傳感器主要由像素單元陣列、水平/垂直控制和時序電路、模擬信號讀出處理電路、A/D轉換電路、數字信號處理電路和接口電路等構成。通過A/D轉換電路實現數字圖像輸出；片上功能可通過I2C接口電路控制。2.1.2 CMOS圖像傳感器的分類目前已研制出三大類CMOS圖像傳感器，即CMOS無源像素傳感器(CMOSPPS)、CMOS有源像素傳感器(CMOSAPS)和CMOS數字像素傳感器(CMOSDPS)。在此基礎上又研制出CM0S視覺傳感器(CM0S Visual Sensor)、CM0S應力傳感器(CM0S Stress Sensor)、CM0S對數極性傳感器(Logpol

19、ar CM0S Sensor)、CM0S視網膜傳感器(CM0S Retinal Sensor)、CM0S凹型傳感器(CM0S Foveated Sensor)、對數變換形CM0S圖像傳感器(LogarithmicConverting CM0S Image Sensor)、軌對軌CM0S有源像素傳感器(RailtoRail CM0S ActiVe Pixel Sensor)、單斜率模式CM0S圖像傳感器(Single Slope Mode CM0S Image Sensor)和CM0S指紋圖像傳感器(CM0S Finger Fringer Sensor)等。其中發展最快的是CM0S一PPS和CM

20、0S一APS。PPS結構簡單，量子效率高，但是缺點是噪聲大，并且不利于向大型陣列發展；APS在像素中加入了至少一個晶體管來實現對信號的放大和緩沖，改善了PPS的噪聲問題，但惡化了閾值和增益的一致性，也減小了填充系數。2.1.3 CMOS與CCD的性能比較CCD和CMOS圖像傳感器作為固體圖像傳感器領域的競爭對手，兩者在性能表現上各有優劣。1.靈敏度CCD圖像傳感器靈敏度較CMOS圖像傳感器高30%50%。CMOS圖像傳感器由于采用0.180.5 mm標準CMOS工藝，且采用低電阻率硅片須保持低工作電壓，像素單元耗盡區深度只有12 mm，其吸收截止波長小于650 nm，導致像素單元對紅光及近紅外

21、光吸收困難。2.動態范圍動態范圍表示器件的飽和信號電壓與最低信號閾值電壓的比值。在可比較的環境下，CCD動態范圍約較CMOS的高2倍。這主要是由于CCD器件噪聲可控制在極低的水平。CMOS器件由于其芯片結構決定其噪聲相對較大。3.暗電流標準CMOS圖像傳感器具有較高的暗電流，暗電流密度為1 nA/cm2量級，經過工藝最佳化后可降低到100 pA/cm2量級，而精心制作的CCD的暗電流密度為210 pA/cm2。4.電子快門CCD特別是內線轉移結構具有優良的電子快門功能，由于器件可縱向從襯底排除多余電荷，電子快門功能幾乎不受像素單元尺寸縮小的限制。CMOS圖像傳感器采用在不同時間對不同行進行曝光

22、的滾動快門方式解決此問題。這種方式減少了像素單元中的晶體管數，但在高性能應用中運動目標會出現明顯的圖像變形。此外可采用較大尺寸的像素單元以兼顧圖像高性能和具有與CCD類似的同時曝光的電子快門功能。5.速度由于大部分相機電路和CMOS圖像傳感器在同一芯片上制作，信號及驅動傳輸距離縮短， CMOS圖像傳感器工作速度優于CCD。通常的CCD信號讀出速率不超過70 Mpixels/s。CMOS圖像傳感器的設計者將模數轉換(ADC)作在每個像素單元中，使CMOS圖像傳感器信號讀出速率可達1000Mpixels/s。6、成像過程 CCD和 CMOS 使用相同的光敏材料，因而受光后產生電子的基本原理相同，但

23、是讀取過程不同：CCD 是在同步信號和時鐘信號的配合下以幀或行的方式轉移，整個電路非常復雜，讀出速率慢；CMOS 則以類似 DRAM 的方式讀出信號，電路簡單，讀出速率高。 7、集成度 采用特殊技術的 CCD讀出電路比較復雜，很難將A/D轉換、信號處理、自動增益控制、精密放大和存儲功能集成到一塊芯片上，一般需要 38 個芯片組合實現，同時還需要一個多通道非標準供電電壓。借助于大規模集成制造工藝，CMOS 圖像傳感器能非常容易地把上述功能集成到單一芯片上，多數 CMOS 圖像傳感器同時具有模擬和數字輸出信號。 8、電源、功耗和體積 CCD 需多種電源供電，功耗較大，體積也比較大。CMOS 只需一

24、個單電源(3V5 V)供電，其功耗相當于 CCD 的 1/10，高度集成CMOS 芯片可以做的相當小。 2.1.4 CMOS的應用1、計算機領域 CMOS（Complementary Metal Oxide Semiconductor，本意是指互補金屬氧化物半導體一種大規模應用于集成電路芯片制造的原料）是微機主板上的一塊可讀寫的RAM芯片，用來保存當前系統的硬件配置和用戶對某些參數的設定。CMOS可由主板的電池供電，即使系統掉電，信息也不會丟失。CMOS ROM本身只是一塊存儲器，只有數據保存功能，而對CMOS中各項參數的設定要通過專門的程序。 在計算機領域，CMOS常指保存計算機基本啟動信息

25、(如日期、時間、啟動設置等)的芯片。有時人們會把CMOS和BIOS混稱，其實CMOS是中的一塊只讀的ROM芯片，是用來保存BIOS的硬件配置和用戶對某些參數的設定。CMOS可由主板的電池供電，即使系統掉電，信息也不會丟失。 2、數碼相機領域CMOS制造工藝也被應用于制作數碼影像器材的感光元件（常見的有TTL和CMOS），尤其是片幅規格較大的單反數碼相機。雖然在用途上與過去CMOS電路主要作為固件或計算工具的用途非常不同，但基本上它仍然是采取CMOS的工藝，只是將純粹邏輯運算的功能轉變成接收外界光線后轉化為電能，再透過芯片上的模-數轉換器（ADC）將獲得的影像訊號轉變為數字信號輸出。 2.2 大

26、面陣CMOS圖像傳感器LUPA 1300-22.2.1 LUPA 1300-2簡介LUPA 1300-2是高速的綜合的高級擴展圖像陣列，高靈敏度的CMOS圖像傳感器。LUPA 1300-2是有1280*1024有效像素點，14um*14um平方像素，光學格式為黑白或彩色數位輸出，工作在500幀/s，它包含24個并行的10bit數模轉換接口，支持片上10-bitADCs，具有12位差分信號連續串行輸出，有隨機可編程開窗讀出，管道或者觸發式全局快門，片上固定模式噪聲修正，使用一個3線串行外設接口（SPI），有限值：2.5V3.3V，0°70°工作環境，功耗達1350mW，該傳感

27、器有兩個版本，一種是單色傳感器，一種是基于Bayer彩色濾波陣列的彩色傳感器，均被放置在一個168引腳的陶瓷PGA封裝內。LUPA 1300-2被應用在高速計算機視覺、分析系統、智能運輸系統、醫學成像、工業成像等多個領域。其外形圖如圖2-2所示，LUPA 1300-2參數如表2-1所示。 圖2-2 LUPA 1300-2參數規格主像素1280（行）*1024（列）像素尺寸14um*14um像素類型6T 像素架構像素率每通道630 Mbps的（串行LVDS12個輸出）快門類型流水線和觸發全局快門幀頻500幀/s，1.3M像元數主時鐘315兆赫，500幀開窗率（ROI）隨機讀出可編程的投資回報率高

28、達四多個窗口讀出窗，翻轉，鏡像，可以讀出和子采樣ADC分辨率10位片上擴展動態范圍多斜率（高達90分貝的光學動態范圍）表2-1: LUPA 1300-2參數表格2.2.2 LUPA 1300-2芯片結構圖2-3該傳感器由一個像素陣列，模擬前端，數據塊和LVDS輸出端和接收端。用于SPI單獨模塊，時鐘分頻，和音序還集成了獨立的模塊。為1280 × 1024像素的圖像傳感器積極宣讀了逐行掃描。此架構使可編程的X - 24像素的方向處理步驟，并在y的一個像素步驟的方向。該地址可以上傳起點由SPI。 AFE的準備塊數字數據信號時，數據復用和LVDS接口的準備。2.2.3 LUPA 1300-

29、2彩色濾波陣列LUPA 1300-2圖像傳感器有兩個版本，一種是單色傳感器，還有一種是基于Bayer彩色濾波陣列的彩色傳感器。其Bayer RGB 彩色陣列如圖3-3所示。傳感器的(0,0)像素點位于藍綠行綠色濾波器下,如圖2-4所示。圖2-4為了降低數字相機的成本與體積,生產廠家通常會采用單片CCD或CMOS圖像傳感器,并在其表面覆蓋一層彩色濾波陣列,也稱為CFA,CFA使每個像素只能獲得物理三基色(紅、綠、藍)其中一種分量。其中,Bayer CFA應用最為廣泛。為了獲得全彩色圖像,必須依靠插值獲得丟失的兩個顏色信息,這個過程通常被稱為彩色插值,或是demosaicing(去馬賽克)。2.2

30、.4 LUPA 1300-2數據傳輸模塊圖2-5LVDS即低壓差分信號傳輸，是一種滿足當今高性能數據傳輸應用的新型技術。由于其可使系統供電電壓低至2V，因此它還能滿足未來應用的需要。此技術基于ANSI/TIA/EIA-644LVDS接口標準。 第3章 FPGA簡介3.1 FPFA概述目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設計，可以經過簡單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現代 IC 設計驗證的技術主流。這些可編輯元件可以被用來實現一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數學方程式。在大多數的FPGA里

31、面，這些可編輯的元件里也包含記憶元件例如觸發器（Flipflop）或者其他更加完整的記憶塊。 系統設計師可以根據需要通過可編輯的連接把FPGA內部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。 FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開發是在普通的FPGA

32、上完成的，然后將設計轉移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復雜可編程邏輯器件備）。CPLD和FPGA的主要區別是他們的系統結構。CPLD是一個有點限制性的結構。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優點。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。 CPLD和FPGA另外一個區別是大多數的FPGA含有高層次的內置模塊（比如加法器和乘法器）和內置的記憶體。一個因此有關的重要區別是很多新的FPGA支持完全的或者部分的

33、系統內重新配置。允許他們的設計隨著系統升級或者動態重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續正常運行。3.2 Altera FPGAAltera 公司的總部位于美國加州的圣何塞，作為可編程單芯片系統（SOPC）方案的先行者，Altera將可編程邏輯技術、軟件工具、IP和技術服務結合在一起。Altera公司的可編程邏輯產品分為高密度FPGA、低成本FPGA、和CPLD等3類，其中高端高密度FPGA有APEX系列和Stratix系列，低成本FPGA有ACEX和Cyclone系列，CPLD有MAX7000B、MAX3000A和MAX。可編程邏輯器件是指一切通過軟件手段更改、

34、配置器件內部連接結構和邏輯單元，完成既定設計功能的數字集成電路。目前常用的可編程邏輯器件主要有簡單的邏輯陣列（PAL/GAL）、復雜可編程邏輯器件（CPLD）和現場可編程邏輯陣列（FPGA）等3類。FPGA是在CPLD的基礎上發展起來的新型高性能可編程邏輯器件，它一般采用SRAM工藝，也有一些專用器件采用Flash工藝或反熔絲工藝等。FPGA的集成度很高，其器件密度從數萬系統門到數千萬系統門不等，可以完成極其復雜的時序與組合邏輯電路功能，適用于高速、高密度的高端數字邏輯電路設計領域。FPGA的基本組成部分有可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單

35、元、內嵌專用硬核等。完整的FPGA設計流程包括電路設計與輸入、功能仿真、綜合、綜合后仿真、實現、布線后仿真與驗證、板級仿真驗證與調試等主要步驟。3.2.1 Cyclone FPGA平面布層設計中使用Cyclone系列的EP1C3T144和EP3C25Q240分別用來提供時序信號和處理數字視頻信號，因此有必要詳細介紹Cyclone FPGA結構及基本功能。Cyclone器件采用0.13m的工藝制造，其內部有邏輯陣列塊（LAB）、鎖相環（PLL）、RAM快，邏輯容量從291020060個邏輯單元（IE）。Cyclone FPGA平面布局如圖3-1所示。 圖 3-1Cyclone FPGA平面布局圖

36、3.2.2 互聯線資源在FPGA中，互連線資源起著非常關鍵的作用。在行列走線資源方面，如圖所示，Cyclone FPGA內部有R4和C4兩種走線，跨度分別為4個LAB的高度和寬度。FPGA可編程的靈活性在很大程度上都應歸功于其內部豐富的互連線資源。互連線資源缺乏會導致設計無法布通，降低FPGA的可用性。而且，隨著FPGA工藝的不斷改進，設計中的走線延時往往超過邏輯延時，FPGA內部的走線資源的長短快慢，對整個設計性能起著決定性的作用。Cyclone器件沿襲了AlteraFPGA傳統的行列走線的結構，在行列走線之間就是LAB塊、RAM塊或PLL塊等功能模塊，如圖3-2所示。圖 3-2Cyclon

37、e FPGA內部的互聯線資源3.2.3 LAB與LE 邏輯陣列塊（LAB）內部包含10個邏輯單元（LE）。LE是Cyclone FPGA內部最小的邏輯組成部分。一個LE主要是由一個4輸入查找表（LUT）和一個可編程觸發器，在加上一些輔助電路組成。LE有兩種工作模式，正常模式和動態算術模式，分別參見如圖3和圖4。正常模式實現普通的組合邏輯功能；動態算術模式用來實現加法器、計數器和比較器等算數功能。在LE的正常模式下，LUT作為通用的4輸入函數，實現組合邏輯功能。LUT的組合輸出可以直接輸出到行列走線，或者通過LUT鏈輸出到下面LE的LUT輸入端，也可以經過觸發器的寄存后輸出到行列走線。觸發器同樣

38、可以通過觸發器鏈串起來用做移位寄存器。在不相關的邏輯功能中使用的LUT和觸發起可以被打包到同一個LE中，而且同一個LE中的觸發器的輸出可以反饋到LUT中實現邏輯功能，這樣可以增加資源的利用率，如圖3-3所示。圖3-3 LE正常模式圖3-4 LE算術模式LE在算術模式下，4輸入LUT被配置成4個2輸入的LUT，用于計算兩個數相加之“和”與“進位值”。值得一提的是，Cyclone FPGA在進位鏈的設計上，采用了全新的分層次進位結構。傳統的FPGA進位鏈的路徑延時是在LUT上級聯產生的，也就是說，在進位鏈上每增加一個LUT，進位鏈延時就會相應增加一個LUT的延時。Cyclone的進位鏈有兩個層次，半個LAB（包含5個LE）以內的進位鏈是一個層次，叫做“進位選擇鏈”，而半個LAB之間的進位鏈是一個更高的層次，叫做“進位鏈”如圖3-4所示。進位選擇鏈（半個LAB以內）包括兩條并行的子進位鏈