1、復旦大學電子工程系 陳光夢第2章組合邏輯電路復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎2本章要求掌握組合邏輯電路的基本分析方法和一般設計過程掌握常見邏輯模塊的功能及其使用掌握實際邏輯電路中冒險現象的形成原理及其防止方法復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎32.1 組合邏輯電路的分析組合邏輯的結構：組合邏輯組合邏輯電路電路輸輸入入信信號號輸輸出出信信號號組合邏輯電路（簡稱組合電路）任意時刻的輸出信號僅取決于該時刻的輸入信號，與信號作用前電路原來的狀態無關復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎4一般分析過程l確定電路結構為組合電路l逐級分析

2、，或劃分模塊后分析。得到邏輯表達式或真值表l分析得到的邏輯表達式或真值表，得出電路的功能描述復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎5111ABABYY1Y2&ABYY1Y2Y3組合邏輯的例：兩種異或門結構復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎6半加器&ABS1CoABCoS0000010110011110復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎7全加器CiABCoS0000000101010010111010001101101101011111復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎8全加器的結構&ABS&Ci&CoC

3、o1Co2兩個半加器的組合：加數1加數2進位和，進位1 “或” 進位2進位復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎9一個復雜的例子：代碼轉換33221100332323212121010100: , , , 1: , , , CYAYAYAYACYAYA AA AYY AY AYY AY A1111111&1&1&111111&11CCCCCCA1A2A3A0Y0Y3Y2Y1&1&1復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎10此例的真值表 (C=1)A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y000000000100011000001000

4、110011101001000111010111100110010101111100100011011001010010101111101101101100101111011010111010011111100結果：C=0時輸出與輸入相同；C=1時輸入二進制碼，輸出格雷碼復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎11常用組合邏輯模塊l組合邏輯模塊是一些基本的邏輯單元l熟悉組合邏輯模塊的結構與功能，可以幫助分析復雜的邏輯結構l在設計邏輯電路時，可以從邏輯模塊出發進行設計復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎12將輸入的某種代碼（通常為二進制碼），轉換為事件或另

5、一種代碼輸出的過程，稱為譯碼。轉換為事件輸出的譯碼器，是編碼器的逆過程。轉換為另一種代碼輸出的譯碼器，根據兩個代碼之間的關系，可以有各種不同的譯碼器。常見的譯碼器：轉換為事件輸出的譯碼器：3-8譯碼器、等等。轉換為另一種代碼輸出的譯碼器：（LED）七段譯碼器、BCD譯碼器、等等。譯碼器復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎133-8譯碼器（74LS138）Y3&1111111Y1Y0A2S2A0A1&Y2Y7&Y5Y4&Y6&S3S1SA2S2A0A1S3S1&Y3Y1Y0Y2Y7Y5Y4Y601234567124ENBIN/OCT使能相關使能相關復旦大學電子工程系 陳光夢

6、2021-10-25數字邏輯基礎14輸 入輸 出0 xxxx11111111x1xxx111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011111101101111111111012321001234567 SSSAAAYYYYYYYY3-8譯碼器的真值表復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎15編碼器將輸入信號（事件），用一個代碼表示（輸出）的過程，稱為編碼。編碼器有普通編碼器和優先編碼器兩種。普通編碼器在同一個時刻只能允許有一個輸入（單個事

7、件）。優先編碼器允許多個事件同時發生，按照事先設定的優先級，確定輸出代碼。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎168-3優先編碼器&Y0Y1Y21&1&1&111111111111EXYSI0I1I2I3I4I5I6I7SY0Y1Y2EXYS6/Z167/Z174/Z145/Z152/Z123/Z130/Z101/Z11116171415121310111a2a4aa18HPR/BINENa/V18互連關聯或關聯I0I1I2I3I4I5I6I7S復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎17sI7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0

8、00 X X X X X X X1 1 101 0 X X X X X X1 1 001 1 0 X X X X X1 0 101 1 1 0 X X X X1 0 001 1 1 1 0 X X X0 1 101 1 1 1 1 0 X X0 1 001 1 1 1 1 1 0 X0 0 101 1 1 1 1 1 1 00 0 01X X X X X X X X1 1 18-3優先編碼器的真值表復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎18數據選擇器從多個輸入邏輯信號中選出一個邏輯信號送到輸出端的器件，也稱為多路器。一個數據選擇器連接m個輸入，由n個選擇變量決定這m個輸入中

9、的哪一個被送到輸出端。這里m = 2n。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎192選1數據選擇器&Y1I0I1S01MUXI0I1SYG01與關聯與關聯10SIISY復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎20&Y11111111YI0I1I2I3I4I5I6I7S01S1S2En02G07EN01234567MUXI0I1I2I3I4I5I6I7S0S1S2EnYY8選1數據選擇器70iiiImENY復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎212.2 組合邏輯電路的設計l基于門電路的設計 基本的設計方法。l基于組合邏輯模塊的設計 利用

10、組合電路模塊實現主要功能，輔以門電 路，結構比較簡單。l運算電路設計 需要熟悉二進制運算的特點，采用迭代設計。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎22邏輯抽象邏輯抽象確定輸入確定輸入輸出關系輸出關系定義輸入定義輸入輸出變量輸出變量邏輯函數邏輯函數表達式表達式真真值值表表化簡化簡與與變換變換邏輯圖邏輯圖（電路圖）（電路圖）一、基于門電路的設計方法復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎23例1: 完成以下設計帶控制端的 3 位輸入代碼檢測電路當控制端 P 為 0 時，輸入 3 并且 6 時輸出為 1當控制端 P 為 1 時，輸入 6 時輸出為 1要求完成最

11、簡設計復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎24例1的解：步驟1、真值表P ABCY0 00000 00100 01000 01100 10010 10110 11000 1110P ABCY1 00011 00111 01011 01111 10011 10111 11001 1110復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎2500001100BAPC110011110001111000 01 11 10YCBPC例1的解：步驟2、卡諾圖以及化簡復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎26例1的解：完成設計（利用卡諾圖運算的方案）0 0

12、 0 01 1 0 0BAPC1 1 0 01 1 1 10001111000 01 11 10BCPBCCBCPCY)(&BPCY&復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎27例2 設計一個4位格雷碼和二進制碼的相互轉換電路 DecBinGrayB3B2B1B0G3G2G1G0000000000100010001200100011300110010401000110501010111601100101701110100DecBinGrayB3B2B1B0G3G2G1G081000110091001110110101011111110111110121100101013110

13、1101114111010011511111000復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎28G3G2G1G0000100011110111011111111G3G2G1G0000100011110111011111111G3G2G1G0000100011110111011111111B2B1B0格雷碼轉換到二進制碼：G3 = B3，G2G0 轉換到 B2B0 的轉換關系如下：01012123233,GBBGBBGGBGB所以：復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎29B3B2B1B0000100011110111011111111B3B2B1B00001

14、00011110111011111111B3B2B1B0000100011110111011111111G2G1G0所以：01012123233,BBGBBGBBGBG二進制碼轉換到格雷碼G3 = B3，B2B0 轉換到 G2G0 的轉換關系如下：復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎30SY3&1X3X0X1X2=1&1=1=1Y2Y1Y033232121010, , YXYXXYYXYYX33232121010, , YXYXXYXXYXX12210110()()YSYSXXYSYSXXS=0S=1結果：以 S 作為選擇端，S=0，G B；S=1，B G合成后的Y1和Y

15、2復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎31例3某特種錄音機，具有下列功能：按下A軌鍵，磁帶正轉；按下B軌鍵，磁帶反轉按下高速鍵，磁帶高速轉，方向由A、B軌鍵確定按下快退鍵，磁帶高速反轉，方向由A、B軌鍵確定試設計控制電路解：此問題的邏輯抽象為：輸入：A1、0表示 A 軌運行、停止B=1、0表示 B 軌運行、停止F1、0表示高速、常速R1、0表示反轉、正轉輸出：M=1、0表示電機運轉、停止RL1=1、0表示電機反轉、正轉RL2=1、0表示電機高速、常速復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎32真值表AA軌BB軌F高速前進R高速后退M 1/0轉/停RL1

16、1/0反/正RL2 1/0高/常00 xx0dd10001001001111101010110110dd01001100101101011011101110dd11xx0dd復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎33ABFR0001000111101110111111ABFR0001000111101110dddd1d1dddd1dABFR0001000111101110dddd1d1dddd1d1MRL1RL2RFRLBRRBRLFRABBAM2)(1)( )(以上只是一種方案，可能有其他方案以上只是一種方案，可能有其他方案復旦大學電子工程系 陳光夢2021-10-25數

17、字邏輯基礎34二、基于組合邏輯模塊的設計方法 1、用數據選擇器構成組合電路 01G030123MUX1c0cbaY10101000112103(,) ()1()()0() iY S SIS S IS S IS S IS S Ia ba b ca ba b ca ba b ca b c復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎3502G0701234567MUXC101BAC2ZB一般而言，用 2n 選 1 數據選擇器實現 n+1 個輸入變量的邏輯函數需要且僅需要一個非門。例如： 2122112112121222111212121211222211()()()() ()() ()

18、() 0 () 1() ZC CABC CABC CABC CABC C ABC C ABC C A BC C AC C BC C ABC C A BC C ABC C ABC C ABC C AC C AC C AB 1212()()C C ABC C AB復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎3602G0701234567MUXC1110100C1BAC2Z特定條件下，用 2n 選 1 數據選擇器實現 n+1 個輸入變量的邏輯函數可以不需要非門。仍以前例說明如下： 2122112112121222111212222112221221222()()()() 1 10ZC

19、CABC CABC CABC CABC C ABC C ABC C A BC C AC C BC C ABC C A BC A BC A B CC A B CC ABC AB CC ABC A B CC ABC ABC ABC 222110 0A BC A BC A BC AB C 化簡化簡無C1的“非”項，所以以C1作為數據端復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎37影射變量卡諾圖ABC1C2000100011110111011111111AB000100011110111011111111AB0100011110101100C1C2C2C1C1原來問題的卡諾圖設法合并一

20、個變量的卡諾圖影射變量卡諾圖卡諾圈內都是1卡諾圈內都是0卡諾圈內的函數值與要合并的變量值相同復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎382、用譯碼器構成組合電路&SCoB0CiA01&01234567124ENBIN/OCT&7653765374217421YYYYmmmmCYYYYmmmmSo例：全加器電路復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎39三、運算電路設計AB&1=1CiSCo=1具有最短延時的全加器電路1、加法器復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎40單元電路單元電路輔助輔助輸出輸出輔助輔助輸入輸入主輸入主輸入主輸出主輸出

21、迭代設計原理復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎41CoCiCoCiCoCiCoCiA0 B0A1 B1A2 B2A3 B3S0S1S2S3CO3Ci0具有串行進位的4位二進制加法器復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎4211110001111011010122212212102101333233232132103210()iiiiiiiiiiiiiiiiiiiiiCABACBCABAB CGPCCGPCCGPCGPGPPCCGPCGPGP PGP PPCCGPCGPGPPGPP PGPP PPCGABPAB其中，稱為進位產生信號，稱為進位傳播信號1

22、加法器的超前進位復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎43CI-1CG0CI-1&CG1CG2CG3CP3CP2CP1CP0CO0CO1CO2CG4CP4CG0CG1CG2CG3CP0CP1CP2CP3CPGCP4CG4CO2CO1CO0&11114位超前進位電路復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎44AB=11&CSCPCG配合超前進位電路的全加器迭代單元復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎45全加器迭代單元S0全加器迭代單元S1全加器迭代單元S2全加器迭代單元S3超前進位產生電路A0A3A2A1B0B1B3B2C-1G0G1G

23、3G2P0P1P3P2C0C1C2G4P4C-10303PQ03CICPCG帶超前進位的4位加法器復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎46利用加法器實現組合邏輯例：設計一個能將BCD碼轉換為余3碼的代碼轉換器8421BCD 碼 DCBA 余 3 碼 Y3Y2Y1Y0 0000 0011 0001 0100 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 1010 1000 1011 1001 1100 分析：由余3碼與BCD碼的代碼表可知，余3碼的函數表達式為：Y3Y2Y1Y0 = DCBA + 0011復旦大

24、學電子工程系 陳光夢2021-10-25數字邏輯基礎47四位全加器四位全加器C0C BA1A0A1A2A3B0B1B2B300C4S0S1S2S3Y0Y1Y2Y3D利用4位全加器實現余3碼0011BCD碼復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎482、減法器XYBi0001111001010101010100011101XYBi00011110DBoiOBYXDB),(1位減法器XY&1=1BiDBo=1復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎49二進制補碼l一個包含符號位在內為 n 位的有符號二進制數，正數用原碼表示，負數用補碼表示。l正數和零：x = a

25、；負數： x = 2n -a 。其中a是該有符號數的絕對值。l補碼的求法：絕對值按位取反再加 1 復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎50將被減數作為加法器的一個加數，將減數以補碼形式相加（按位取反再加1：按位取“非”，同時將最低位的進位置成邏輯1） ，就實現了二進制減法。 CIP0033QCO03CIP0033QCO03A/SA0=1=1=1=1=1=1=1=1A1A2A3B0A4A5A6A7B1B2B3B4B5B6B7D4D5D6D7D0D1D2D3CO/BO多位減法器復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎513、乘法器乘數A A3 A2 A1 A

26、0乘數B B3 B2 B1 B0 部分積 P30 P20 P10 P00部分積 P31 P21 P11 P01部分積 P32 P22 P12 P02部分積 P33 P23 P13 P03 最后積 P7 P6 P5 P4 P3 P2 P1 P0復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎52MUA3 B3MUA2 B3MUA1 B3MUA0 B3MUA3 B2MUA2 B2MUA1 B2MUA0 B2MUA3 B1MUA2 B1MUA1 B1MUA0 B1MUA3 B0MUA2 B0MUA1 B0MUA0 B000000000P7P6P5P4P3P2P1P0MU&CICO復旦大學電

27、子工程系 陳光夢2021-10-25數字邏輯基礎534、除法器 10101 商除數B 0101 ）01101011 被除數A - 0101 0011 夠減，商=1，余數R0 = A B - 0000 0110 不夠減，商=0，余數R1 = R0 - 0101 0011 夠減，商=1，余數R2 = R0B/4 - 0000 0111 不夠減，商=0，余數R3 = R2 - 0101 010 夠減，商=1，余數R4 = R2B/16復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎54第一步：試商 BRRiii211當Ri 0時，夠減，商等于1，將此余數保留到下一次。下一個余數為BRRii

28、i1121當Ri B、ABA=BABi-1Ai-1=Bi-1Ai-1BiAi=BiAi Bi 的條件有兩個：第一個條件是本位結果滿足Ai Bi，另一個條件是本位的比較結果相等時，低位比較結果Ai-1 Bi-1。這兩個條件任意滿足一個即可，所以是“或”關系。輸出 Ai Bi 類似。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎62&A3B3&1&1&1&1&A2B2A1B1A0B0A-1B-1A-1=B-1A3B3A3=B3PQP=QCOMPP0033Q=A-1B-11&1E3E2E1E0復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎636、算術邏輯單元算術邏輯單元（Ar

29、ithmetic Logic Unit，簡稱ALU）是數字計算機中的一個核心運算部件。通常這個單元的輸入被稱為操作數，操作數可以是二進制數、十進制數或邏輯變量。進入ALU的操作數可以執行算術和邏輯運算。可執行的算術運算有兩個操作數的加法（有進位和沒有進位）、減法（有借位和沒有借位）、單個操作數的加1、減1、以及數值比較等等；某些ALU還可以執行兩個操作數的乘法、除法。可執行的邏輯運算一般均按位進行，有兩個操作數的“與”、“或”、“與非”、“或非”、“異或”、“異或非”和單個操作數的“非”等等。 復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎642.3 數字集成電路的特性RcVccR

30、becbvivovovi截止狀態放大狀態飽和狀態晶體管的開關作用：復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎65VDDdsggsdvivovovin溝道場效應管p溝道場效應管p溝道場效應管導通n溝道場效應管導通場效應管的開關作用：復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎66數字集成電路的邏輯電平：TTL:電源電壓：+5V邏輯低電平：00.7V邏輯高電平：2.45V輸出邏輯電平：低電平：2.7VCMOS：電源電壓，3.3V、5V 邏輯低電平，01/3 電源電壓 邏輯高電平，2/3 電源電壓電源電壓 輸出邏輯電平：低電平：0.9電源電壓復旦大學電子工程系 陳光夢2

31、021-10-25數字邏輯基礎67數字集成電路的輸出電流與扇出：TTL：低電平輸出電流：-8 -20 mA高電平輸出電流：0.4 1 mA扇出：10 20CMOS：低電平輸出電流：0.5 24 mA 高電平輸出電流： 0.5 24 mA 扇出極大。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎68數字集成電路的動態響應特性：隨著集成電路技術的發展，數字集成電路的響應時間越來越短。早期的電路，大約 TTL 為 15ns，CMOS則大約有 100ns，目前已經普遍縮短到幾 ns，最短的在 12ns。復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎69數字集成電路的輸出結構：除

32、了上面所討論的常規輸出結構以外，還有一些特殊的輸出結構：三態輸出結構。開路輸出結構。EN1L型開路輸出H型開路輸出內部無上拉內部有上拉內部無下拉內部有下拉復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎70集成數字邏輯電路芯片復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎712.4 組合邏輯電路中的競爭冒險兩級或非門電路波形圖1A 0 1ABAL0AALA毛刺t22tpdAAYt2t1t3t4t2tpdtpdY復旦大學電子工程系 陳光夢2021-10-25數字邏輯基礎72競爭與冒險l當一個門的輸入有兩個或兩個以上變量發生改變時，由于這些變量（信號）是經過不同路徑產生的，使得它們狀態改變的時刻有先有后，這種時差引起的現象稱為競爭。l競爭的結果若導致冒險（險象）發生（如上例中的毛刺），并造成錯誤的后果，則稱這種競爭為臨界競爭；競爭的結果不導致冒險發生，或雖有冒險發生，但不影響系統的工作