1、實驗三實驗三 組合邏輯電路的應用組合邏輯電路的應用 編碼器、譯碼器和數碼顯示器編碼器、譯碼器和數碼顯示器 渭南師范學院物理與電子工程系渭南師范學院物理與電子工程系一、實驗目的：一、實驗目的：1 1學會正確使用中規模組合邏輯電路。學會正確使用中規模組合邏輯電路。2 2掌握編碼器、譯碼器、掌握編碼器、譯碼器、bcdbcd七段譯碼器、數碼顯示器的工作原理和七段譯碼器、數碼顯示器的工作原理和使用方法。使用方法。二、實驗原理：二、實驗原理：1.1.編碼器編碼器 編碼：編碼：用一定位數的二進制數來表示十進制數碼、字符、符號等用一定位數的二進制數來表示十進制數碼、字符、符號等信息的過程。信息的過程。 編碼器

2、：編碼器：實現編碼功能的電路。實現編碼功能的電路。 編碼器的功能：編碼器的功能：從從m m個輸入中選中一個，編成一組個輸入中選中一個，編成一組n n位二進代碼并位二進代碼并輸出。輸出。 編碼器的特點：編碼器的特點： 多輸入、多輸出的組合邏輯電路。多輸入、多輸出的組合邏輯電路。 在任意時刻在任意時刻m m個輸入中只有一個輸入端有效（高電平或低電個輸入中只有一個輸入端有效（高電平或低電 平），對應有一組二進制代碼輸出。平），對應有一組二進制代碼輸出。圖圖3-1 74ls148引腳排列圖引腳排列圖 編碼器的分類：二進制、二編碼器的分類：二進制、二十進制、優先編碼器。十進制、優先編碼器。 8 8線線3

3、 3線優先編碼器線優先編碼器74ls14874ls148inin0 0inin7 7：編碼輸入端編碼輸入端y y0 0y y2 2：編碼輸出端編碼輸出端e ei i：使能輸入端使能輸入端e eo o：使能輸出端使能輸出端cscs：優先編碼端優先編碼端表表3-1 74ls148邏輯功能真值表邏輯功能真值表2.2.譯碼器譯碼器 譯碼：譯碼：編碼的反過程，將給定的二進制代碼翻譯成編碼時賦予的編碼的反過程，將給定的二進制代碼翻譯成編碼時賦予的原義。原義。 譯碼器：譯碼器：實現譯碼功能的電路。實現譯碼功能的電路。 譯碼器的特點：譯碼器的特點： 多輸入、多輸出的組合邏輯電路。多輸入、多輸出的組合邏輯電路。

4、 輸入以輸入以n n位二進制代碼形式出現，輸出與之對應的電位信號。位二進制代碼形式出現，輸出與之對應的電位信號。 譯碼器的分類：譯碼器的分類： 通用譯碼器：二進制、二十進制譯碼器。通用譯碼器：二進制、二十進制譯碼器。 顯示譯碼器：顯示譯碼器：bcdbcd七段顯示譯碼器。七段顯示譯碼器。a a、b b、c c：二進制代碼輸入端二進制代碼輸入端y y0 0y y7 7：譯碼輸出端譯碼輸出端g g1 1、g ga a、g gb b：使能輸入端使能輸入端（只有當（只有當g g1 1=1=1且且g ga a=g=gb b=0=0時該時該集成電路才能工作）集成電路才能工作）圖圖3-2 74ls138引腳排

5、列圖引腳排列圖 3 3線線8 8線譯碼器線譯碼器74ls13874ls138表表3-2 74ls138邏輯功能真值表邏輯功能真值表 bcd bcd七段譯碼兼驅動器七段譯碼兼驅動器74ls4874ls48a a3 3a a0 0：譯碼輸入端譯碼輸入端a ag g：段輸出端段輸出端l lt t：燈測試端燈測試端rbirbi：脈沖消隱輸入端脈沖消隱輸入端bi/ibobi/ibo：滅零輸入滅零輸入/ /脈沖消隱脈沖消隱輸出輸出圖圖3-3 74ls48引腳排列圖引腳排列圖3 3顯示器顯示器圖圖3-4 led數碼管引腳排列圖數碼管引腳排列圖圖圖3-5 編碼、譯碼、顯示電路原理圖編碼、譯碼、顯示電路原理圖4

6、 4編碼、譯碼、顯示電路編碼、譯碼、顯示電路三、實驗儀器三、實驗儀器 儀器：儀器：xsx-2bxsx-2b數字電路實驗箱數字電路實驗箱 芯片：芯片：74ls148 174ls148 1塊塊 74ls48 174ls48 1塊塊 74ls138 174ls138 1塊塊 74ls20 174ls20 1塊塊 74ls04 174ls04 1塊塊 共陰數碼管（共陰數碼管（1 1個）個）四、實驗內容四、實驗內容1 1測試集成編碼器測試集成編碼器74ls14874ls148的邏輯功能，并將測試結果填入表中。的邏輯功能，并將測試結果填入表中。表表3-3 74ls148邏輯功能真值表邏輯功能真值表2 2用

7、用8 8線線3 3線優先編碼器和七段譯碼器及線優先編碼器和七段譯碼器及ledled數碼管組成一個數碼顯數碼管組成一個數碼顯示電路。示電路。表表3-4 編碼、譯碼、顯示電路功能測試編碼、譯碼、顯示電路功能測試3 3測試測試3 3線線8 8線譯碼器線譯碼器74ls13874ls138的邏輯功能并填入表中，并判斷其工的邏輯功能并填入表中，并判斷其工作是否正常。作是否正常。表表3-5 74ls138邏輯功能真值表邏輯功能真值表4用用74ls138（3線線8線譯碼器）實現線譯碼器）實現1位二進制全加電路。位二進制全加電路。 輸入、輸出變量的確定輸入、輸出變量的確定 輸入：輸入：a a、b b兩個二進制數，兩個二進制數，c c低位向本位的進位，低位向本位的進位， 輸出：輸出：s s加數的本位，加數的本位，j j本位向高位的進位本位向高位的進位 列出真值表列出真值表表表3-6 全加器真值表全加器真值表 邏輯表達式邏輯表達式765376537653yyyymmmmmmmmabccabcbabcaj742174217421yyyymmmmmmmmabccbacbacbas 邏輯電路圖邏輯電路圖圖圖3-6 全加器邏輯