1、計(jì)算機(jī)組成原理習(xí)題冊班級(jí)： 學(xué)號(hào)： 姓名： 任課老師： 第1章 計(jì)算機(jī)系統(tǒng)概論一、 選擇題1在下列四句話中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是 。A計(jì)算機(jī)可以存儲(chǔ)大量信息B計(jì)算機(jī)能代替人的腦力勞動(dòng)C計(jì)算機(jī)是一種信息處理機(jī)D計(jì)算機(jī)可實(shí)現(xiàn)高速運(yùn)算2計(jì)算機(jī)硬件能直接執(zhí)行的只能是 。A符號(hào)語言 B機(jī)器語言 C匯編語言 D高級(jí)語言3運(yùn)算器的核心部件是 。A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C累加寄存器 D算術(shù)邏輯運(yùn)算部件4存儲(chǔ)器主要用來 。A存放程序 B存放數(shù)據(jù) C存放微程序 D存放程序和數(shù)據(jù)5至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原因是 。A節(jié)約元件 B運(yùn)算速度快C物理器件性能決定 D信息處理方便6對

2、計(jì)算機(jī)軟、硬件資源進(jìn)行管理，是 的功能。A操作系統(tǒng) B數(shù)據(jù)庫管理系統(tǒng)C語言處理程序 D用戶程序7微型計(jì)算機(jī)的發(fā)展以 技術(shù)為標(biāo)志。A操作系統(tǒng) B微處理器 C硬盤 D軟件8.從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于 計(jì)算機(jī)。A. 并行 B. 馮諾依曼 C. 智能 D. 串行9. 下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是 。（11年考研）A. MIPS B. CPI C.IPC D. MFLOPS二、 填空題1操作系統(tǒng)是一種 ，用于 ，是 的接口。（1）A系統(tǒng)程序 B應(yīng)用程序 C用戶程序 D中間件（2）A編碼轉(zhuǎn)換 B操作計(jì)算機(jī) C管理和控制計(jì)算機(jī)的資源 D把高級(jí)語言

3、程序翻譯成機(jī)器語言程序（3）A軟件與硬件 B主機(jī)與外設(shè) C用戶與計(jì)算機(jī) D高級(jí)語言與機(jī)器語言機(jī)2計(jì)算機(jī)的硬件包括 、 、 、 、 五部分。3存儲(chǔ)器分為 和 。在CPU運(yùn)行程序時(shí)，必須把程序放在 。4存儲(chǔ)器的存儲(chǔ)容量一般以 為單位，一臺(tái)微機(jī)的內(nèi)存容量是512MB，應(yīng)是 個(gè)這樣的單位。5計(jì)算機(jī)的運(yùn)算精度主要由計(jì)算機(jī)的 決定， 越長，則計(jì)算機(jī)的運(yùn)算精度越高。6馮諾依曼結(jié)構(gòu)計(jì)算機(jī)的基本特點(diǎn)是 。7總線一般可分為三類，它們分別是 ， 和 。第2章 運(yùn)算方法與運(yùn)算器第一次作業(yè)1、 選擇題1下列不同進(jìn)制數(shù)據(jù)中，最小的是（ ） A.(101001)2 B.(52)8 C.(101001)BCD D.(233)

4、162ASCII碼是對 （1） 進(jìn)行編碼的一種方案，它是 （2） 的縮寫。（1）A字符 B漢字 C圖形符號(hào) D聲音（2）A余3碼 B十進(jìn)制數(shù)的二進(jìn)制編碼 C格雷碼 D美國標(biāo)準(zhǔn)信息交換代碼3在一個(gè)8位二進(jìn)制數(shù)的機(jī)器中，補(bǔ)碼表示數(shù)的范圍從（1） 到（2） ，這兩個(gè)數(shù)在機(jī)器中的補(bǔ)碼表示分別為（3） 和（4） ，而數(shù)0的補(bǔ)碼表示為（5） 。（1）、（2）：A-256 B-255 C-128 D-127 E0 F+127 G+128 H+255 I+256（3）、（4）、（5）： A00000000 B10000000 C01111111 D11111111E00000000或10000000 F011

5、11111或11111111G00000000或11111111 H10000000或011111114在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過 來實(shí)現(xiàn)。A. 原碼運(yùn)算的二進(jìn)制減法器 B. 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C. 原碼運(yùn)算的十進(jìn)制加法器 D. 補(bǔ)碼運(yùn)算的二進(jìn)制加法器5. 在機(jī)器數(shù) 中，零的表示形式是唯一的。A. 原碼 B. 補(bǔ)碼 C. 移碼 D. 反碼6. 只能發(fā)現(xiàn)奇數(shù)個(gè)錯(cuò)誤，無糾錯(cuò)能力的校驗(yàn)碼是 ACRC碼 B海明碼 C偶校驗(yàn)碼 D以上都不是7. 在大量數(shù)據(jù)傳送中常用的且有效的檢驗(yàn)法是 。ACRC碼 B海明碼 C偶校驗(yàn)碼 D奇校驗(yàn)碼8. 假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示r1=FEH ,r2

6、=F2H ,r3=90H,r4=F8H,若將運(yùn)算結(jié)果存放在一個(gè)8位的寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是 （10年考研）A： r1*r2 B ：r2*r3 C：r1*r4 D：r2*r4二、填空題1一個(gè)定點(diǎn)數(shù)由 和 兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)據(jù)有 和 兩種表示方法。2BCD碼中，每一位十進(jìn)制數(shù)字由 位二進(jìn)制數(shù)碼組成，用ASCII碼表示一個(gè)字符通常需要 位二進(jìn)制數(shù)碼。38421碼用二進(jìn)制求和時(shí)，當(dāng)和超過9時(shí)，需要做 修正。4有二進(jìn)制數(shù)D4D3D2D1，奇偶校驗(yàn)值用p表示，則奇校驗(yàn)為 ，偶校驗(yàn)為 ，奇偶校驗(yàn)只能檢測 ，無法檢測 。5. 按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由1位符號(hào)位S

7、、8位階碼E、23位尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的真值（ ）加上一個(gè)固定的偏移值（ ）。第二次作業(yè)1寫出下列二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼和移碼，均用8位二進(jìn)制數(shù)表示。（1）-35 （2）127 （3）-127 （4） -1 2字符“F”的ASCII碼為46H，請寫出它的奇校驗(yàn)碼和偶校驗(yàn)碼（假定校驗(yàn)位加在最高位）。3.求下列十進(jìn)制數(shù)的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)。 （1）27/64 (2) -18/324.已知x,y,用變形補(bǔ)碼計(jì)算x+y,x-y,同時(shí)指出是否有溢出。 (1)x=11011, y=00011 (2)x=11011,y=-10101(3) x=0.10111,y

8、=0.11011 (4)x=-0.11011,y=0.10011第三次作業(yè)1. 用補(bǔ)碼陣列乘法器計(jì)算x*y，其中x=-11111,y=-11011。2. 用加減交替法計(jì)算x/y,其中x=-01011,y=11001。3. 設(shè)階碼3位，尾數(shù)6位，用浮點(diǎn)運(yùn)算方法計(jì)算x+y,x-y，其中x=2-101*(-0.010110),y=2-100*(0.010110)。 第3章 內(nèi)部存儲(chǔ)器第一次作業(yè)一選擇題1主（內(nèi)）存用來存放 。A程序 B數(shù)據(jù) C微程序 D程序和數(shù)據(jù)2下列存儲(chǔ)器中，速度最慢的是 。A半導(dǎo)體存儲(chǔ)器 B光盤存儲(chǔ)器 C磁帶存儲(chǔ)器 D硬盤存儲(chǔ)器3某一SRAM芯片，容量為16K1位，則其地址線有

9、。A14根 B16K根 C16根 D32根4下列部件（設(shè)備）中，存取速度最快的是 。A光盤存儲(chǔ)器 BCPU的寄存器 C軟盤存儲(chǔ)器 D硬盤存儲(chǔ)器5在主存和CPU之間增加Cache的目的是 。A擴(kuò)大主存的容量 B增加CPU中通用寄存器的數(shù)量C解決CPU和主存之間的速度匹配 D代替CPU中的寄存器工作6計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是 。A便于讀寫數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量、價(jià)格與存取速度間的矛盾7相聯(lián)存儲(chǔ)器是按 進(jìn)行尋址的存儲(chǔ)器。A地址指定方式 B堆棧存取方式C內(nèi)容指定方式 D地址指定與堆棧存取方式結(jié)合8某SRAM芯片，其容量為1K8位，加上電源端和接地端后，該芯片

10、的引出線的最少數(shù)目應(yīng)為 。A23 B25 C50 D209常用的虛擬存儲(chǔ)器由 兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存10在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一塊的位置上，則這種方法稱為 。A全相聯(lián)映射 B直接映射 C組相聯(lián)映射 D混合映射11.雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎茫?）。A 高速芯片 B 新型器件 C 流水技術(shù) D 兩套相互獨(dú)立的讀寫電路12. 下列有關(guān)RAM和ROM的敘述中，正確的是 （10年考研）I、 RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器II、 RAM和RO

11、M都是采用隨機(jī)存取的方式進(jìn)行信息訪問III、RAM和ROM都可用作CacheIV、RAM和ROM都需要進(jìn)行刷新A：僅I和II B：僅II和III C：僅I,II，III D：僅II，III，IV13. 假定用若干個(gè)2k*4位芯片組成一個(gè)8*8位存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是 （10年考研）A：0000H B：0600H C： 0700H D：0800H二填空題1對存儲(chǔ)器的要求是 、 、 ，為解決這三者的矛盾，計(jì)算機(jī)采用 體系結(jié)構(gòu)。2CPU能直接訪問 和 ，但不能訪問 和 。3Cache的映射方式有 、 和 三種。其中 方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。4廣

12、泛使用的 和 都是半導(dǎo)體RAM存儲(chǔ)器。前者的速度比后者快，集成度不如后者高。它們的共同缺點(diǎn)是斷電后 保存信息。5閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及瞬時(shí)啟動(dòng)能力，為現(xiàn)有的 體系結(jié)構(gòu)帶來巨大變化，因此作為 用于便攜式電腦中。6虛擬存儲(chǔ)器指的是 層次，它給用戶提供了一個(gè)比實(shí)際 空間大得多的 。第二次作業(yè)1設(shè)有一個(gè)具有24位地址和8位字長的存儲(chǔ)器，求：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？（2）若存儲(chǔ)器由4M1位的RAM芯片組成，需要多少片？（3）需要哪種譯碼器實(shí)現(xiàn)芯片選擇？2某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的

13、時(shí)間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內(nèi)存的平均訪問時(shí)間是多少？（3）Cache-主存系統(tǒng)的效率是多少？3. 用2M8位的SRAM芯片，設(shè)計(jì)8M16位的SRAM存儲(chǔ)器。第三次作業(yè)1. 某計(jì)算機(jī)的CACHE共有16塊，采用2路組相聯(lián)映像方式（即每組2塊），每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。則主存129號(hào)單元所在主存塊應(yīng)裝入到的CACHE組號(hào)為？（09年考研）2.某計(jì)算機(jī)的主存地址空間大小為256MB，按字節(jié)編址。指令CACHE和數(shù)據(jù)CACHE分離，均有8個(gè)CACHE行，每個(gè)CACHE行大小為64B,數(shù)據(jù)CACHE采用直接

14、映射方式。現(xiàn)有兩個(gè)功能相同的程序A和B ，其代碼如下所示：（10年考研）假定int 類型數(shù)據(jù)用32位補(bǔ)碼表示，程序編譯時(shí)i,j, sum 均分配在寄存器中，數(shù)據(jù)a按行優(yōu)先方式存放，其地址為320（十進(jìn)制數(shù)），請回答下列問題，要求說明理由或給出計(jì)算過程。（1）、若不考慮用于cache一致性維護(hù)和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘渴嵌嗌伲浚?）、要組元素a031和a11各自所在的主存塊對應(yīng)的Cache行號(hào)分別是多少（Cache行號(hào)從0開始）？（3）、程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短？ 第4章 指令系統(tǒng)1. 用于對某個(gè)寄存器中操作數(shù)的尋址方式為 。A直接尋址 B.

15、立即數(shù)尋址 C.寄存器直接尋址 D.寄存器間接尋址2. 寄存器間接尋址方式中，操作數(shù)在 。A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆棧3. 以下尋址方式中，速度最快的是 。A.寄存器尋址方式 .寄存器間接尋址方式.直接尋址方式 .立即數(shù)尋址方式4. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用 。A. 堆棧尋址方式 B.立即尋址方式 C. 隱含尋址方式 D. 間接尋址方式5.偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址下列尋址方式中，不屬于偏移尋址方式的是 。（11年考研）A.間接尋址 B.基址尋址 C.相對尋址 D.變址尋

16、址6. 下列關(guān)于RISC的敘述中，錯(cuò)誤的是 .(09年考研) ARISC普遍采用微程序控制器 BRISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成CRISC的內(nèi)部通用寄存器數(shù)量相對CISC多 DRISC的指令數(shù)、尋址方式和指令格式種類相對CISC少7. 某計(jì)算機(jī)字長為16位，主存地址空間大小為128KB，按字編址，采用單字長指令格式，指令名字段定義如下：（10年考研）轉(zhuǎn)移指令采用相對尋址方式，相對偏移是用補(bǔ)碼表示，尋址方式定義如下：Ms/Md尋址方式助記符含義000B寄存器直接Rn操作數(shù)=（Rn）001B寄存器間接（Rn）操作數(shù)=（(Rn)）010B寄存器間接、自增（Rn）+操作數(shù)=（(Rn)），（Rn）

17、+1Rn011B相對D（Rn）轉(zhuǎn)移目標(biāo)地址=（PC）+（Rn）注：（X）表示有存儲(chǔ)地址X或寄存器X的內(nèi)容，請回答下列問題：（1）該指令系統(tǒng)最多可有多少條指令？該計(jì)算機(jī)最多有多少個(gè)通用寄存器？存儲(chǔ)器地址寄存器（MAR）和存儲(chǔ)數(shù)據(jù)寄存器（MDR）至少各需多少位？（2）轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？（3）若操作碼0010B表示加法操作（助記符為 add），寄存器R4和R5的編號(hào)分別為100B和101B，R4的內(nèi)容為1234 H，R5的內(nèi)容為5678 H，地址1234 H中的內(nèi)容為5678H,5678H地址中的內(nèi)容為1234 H，則匯編語言為“a d d（R4），（R5）+ ”（逗號(hào)前為源操作數(shù)，逗號(hào)

18、后為目的操作數(shù)）對應(yīng)的機(jī)器碼是什么（用十六進(jìn)制表示）？該指令執(zhí)行后，哪些寄存器和存儲(chǔ)單元的內(nèi)容會(huì)改變？改變后的內(nèi)容是什么？第5章 中央處理機(jī)第一次作業(yè)1. 所謂n位的CPU，n指的是 。A 地址總線位數(shù) B 數(shù)據(jù)總線位數(shù) C 控制總線位數(shù) D I/0線數(shù)2. 程序計(jì)數(shù)器PC的位數(shù)取決于 .A 存儲(chǔ)器的容量 B機(jī)器字長 C 指令字長 D都不對3. 從信息流的傳輸速度來看， 系統(tǒng)工作效率最低。 A 單總線 B 雙總線 C 三總線 D 多總線4.當(dāng)前的CPU由 組成。A 控制器 B 控制器、運(yùn)算器、cache C 運(yùn)算器、主存 D 控制器、ALU、主存5.指令寄存器IR的位數(shù)取決于 .A 存儲(chǔ)器的容

19、量 B 機(jī)器字長 C 指令字長 D都不對6. CPU中通用寄存器的的位數(shù)取決于 .A 存儲(chǔ)器的容量 B 機(jī)器字長 C 指令字長 D都不對7. 狀態(tài)寄存器用來存放 。A 算術(shù)運(yùn)算結(jié)果 B 邏輯運(yùn)算結(jié)果 C 運(yùn)算類型 D算術(shù)、邏輯運(yùn)算及測試指令的結(jié)果狀態(tài)8.相對于微程序控制器，硬布線控制器的特點(diǎn)是 。09年考研A 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難 C指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難微程序存放在 。A B控制存儲(chǔ)器 C 指令寄存器 D 內(nèi)存10某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)

20、間（忽略各功能之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（ ）。09年考研A 90 ns 80 ns 70 ns 60 ns11. 三級(jí)指令流水線，操作周期為t, CPU執(zhí)行10條指令，共耗時(shí) ，雙發(fā)射三級(jí)指令流水線，共耗時(shí) 。12.CPU從主存中取出一條指令并執(zhí)行該指令的時(shí)間叫做 ，它常由若干個(gè) 構(gòu)成，而后者又包含若干個(gè) 。第二次作業(yè)1. 指令流水線有取指（IF）、譯碼（ID）、執(zhí)行（EX）、結(jié)果寫回（WB）四個(gè)過程，每個(gè)過程的工作周期均為100ns, 共有10條指令連續(xù)輸入此流水線，計(jì)算流水線的實(shí)際吞吐率（單位時(shí)間內(nèi)執(zhí)行完畢的指令條數(shù)）和

21、加速比。2. 某機(jī)指令系統(tǒng)有80條機(jī)器指令，每條機(jī)器指令由4條微指令組成，其中取指的微指令是所有機(jī)器指令公用的，所有微指令長度均為32b，計(jì)算該微程序控制器至少需要多少容量的控存可以存放所有微指令？3. 下圖為某運(yùn)算器數(shù)據(jù)通路圖，寬線表示總線，單線表示控制信號(hào)，x和y是三選一多路開關(guān)，按互斥方式工作。微指令字由微命令控制字段、判別測試字段和下地址字段三部分構(gòu)成，其中判別測試字段占2位，下址字段占6位。（1）寫出三組相斥性微操作。（2）設(shè)計(jì)微指令字格式，要求微命令控制字段位數(shù)最少，畫出微指令結(jié)構(gòu)。第三次作業(yè)1. 某計(jì)算機(jī)字長16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路如下圖，圖中所有控制信號(hào)為

22、1時(shí)表示有效，為0時(shí)表示無效，例如控制信號(hào)MDRinE為1表示允許數(shù)據(jù)從DB打入MDR，MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR，假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令”ADD (R1),R0”的功能為（R0）+(（R1）)-(R1),即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單元中保存。（09年考研）第6章 總線系統(tǒng)1. 在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖?。（11年考研）A.指令 B.操作數(shù) C.握手（應(yīng)答）信號(hào) D.中斷類信號(hào)2. 以下選項(xiàng)中均為總線標(biāo)準(zhǔn)的是 。 A . ISA、SCSI、USB、RISC B .PCI、AGP、ISA、V

23、ESAC. LCD、PCI、SCSI、PCI-EXPRESS D. VESA、AGP、DRAM、USB3. 描述PCI總線中基本概念不正確的句子是 。A PCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備B PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C PCI設(shè)備一定是主設(shè)備D 系統(tǒng)中只允許有一條PCI總線4. 在集中式總線仲裁中，（ ）方式對電路故障最敏感。A 菊花鏈查詢 B 獨(dú)立請求 C 計(jì)數(shù)器定時(shí)查詢 D 分布式總裁5CPU的芯片中的總線屬于 總線。A內(nèi)部 B局部 C系統(tǒng) D板級(jí)6下面所列的 不屬于系統(tǒng)總線接口的功能。A數(shù)據(jù)緩沖 B數(shù)據(jù)轉(zhuǎn)換C狀態(tài)設(shè)置 D完成算術(shù)和邏輯運(yùn)算7信息只用一條傳輸線，且采用脈

24、沖傳輸?shù)姆绞椒Q為 。A串行傳輸 B并行傳輸 C并串行傳輸 D分時(shí)傳輸8系統(tǒng)總線中地址線的功能是 。A用于選擇主存單元地址 B用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C用于選擇外存地址 D用于指定主存和I/O設(shè)備接口電路的地址9同步通信比異步通信具有較高的傳輸頻率，這是因?yàn)?。 A同步通信不需要應(yīng)答信號(hào) B同步通信方式的總線長度較短C同步通信一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 D同步通信中各部件存取時(shí)間比較短10CPU的控制總線提供 。A數(shù)據(jù)信號(hào)流 B存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)和控制信號(hào)C來自I/O設(shè)備和存儲(chǔ)器的響應(yīng)信號(hào) DB和C 11在菊花鏈方式下，越靠近控制器的設(shè)備 。 A得到總線使用權(quán)的機(jī)會(huì)越多，優(yōu)先級(jí)越高 B

25、得到總線使用權(quán)的機(jī)會(huì)越少，優(yōu)先級(jí)越低C得到總線使用權(quán)的機(jī)會(huì)越多，優(yōu)先級(jí)越低D得到總線使用權(quán)的機(jī)會(huì)越少，優(yōu)先級(jí)越高12在獨(dú)立方式下，若有幾個(gè)設(shè)備，則 。 A有幾個(gè)總線請求信號(hào)和幾個(gè)總線響應(yīng)信號(hào)B有一個(gè)總線請求信號(hào)和一個(gè)總線響應(yīng)信號(hào)C總線請求信號(hào)多于總線響應(yīng)信號(hào)D總線請求信號(hào)少于總線響應(yīng)信號(hào)13在鏈?zhǔn)讲樵兎绞较拢粲衝個(gè)設(shè)備，則 。 A有幾條總線請求信號(hào) B公用一條總線請求信號(hào)C有n1條總線請求信號(hào) D無法確定二填空題1計(jì)算機(jī)中各功能部件是通過 連接的，它是各部件間進(jìn)行信息傳輸?shù)墓餐贰?總線控制方式可分為 式和 式兩種。3同步方式下，總線操作有固定的時(shí)序，設(shè)備之間 應(yīng)答信號(hào)，數(shù)據(jù)的傳輸在 的時(shí)

26、鐘信號(hào)控制下進(jìn)行。4異步方式下，總線操作周期不固定，通過 信號(hào)相互聯(lián)絡(luò)。5決定總線由哪個(gè)設(shè)備進(jìn)行控制稱為 ，實(shí)現(xiàn)總線數(shù)據(jù)的定時(shí)規(guī)則叫 。6衡量總線性能的一個(gè)重要指標(biāo)是總線的 ，即單位時(shí)間內(nèi)總線傳輸數(shù)據(jù)的能力。7總線控制主要解決 問題。集中式仲裁有 、 和 。8在單總線、雙總線、三總線三種系統(tǒng)中，從信息流傳送效率的角度看， 的工作效率最低，從吞吐量來看， 最強(qiáng)。9AGP總線不同于PCI總線，它是提供 專用的，它在 與系統(tǒng)內(nèi)存之間提供了一條直接訪問的途徑。10根據(jù)總線傳輸?shù)男畔?nèi)容的不同，總線可分為 、 和 。任何類型的計(jì)算機(jī)總線都包括這三種總線。三計(jì)算題1在一個(gè)16位的總線中，若時(shí)鐘頻率為100

27、MHz，總線數(shù)據(jù)周期為5個(gè)時(shí)鐘周期傳輸一個(gè)字。計(jì)算總線的數(shù)據(jù)傳輸率。2在異步串行傳輸系統(tǒng)中，若每秒可傳輸20個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含1個(gè)起始位、7個(gè)數(shù)據(jù)位、一個(gè)奇校驗(yàn)位和1個(gè)結(jié)束位。試計(jì)算其波特率。第7章 外圍設(shè)備一、選擇題1在顯示器的技術(shù)指標(biāo)中，數(shù)據(jù)640480，1024768等表示 。A顯示器屏幕的大小 B顯示器顯示字符的最大行數(shù)和列數(shù)C顯示器的顏色指標(biāo) D顯示器的分辯率2有一個(gè)CRT的分辨率是1024768像素，顏色數(shù)為256色，則刷新存儲(chǔ)器的容量是 。A768KB B512KB C256KB D2MB3為看到穩(wěn)定圖像，顯示器刷新頻率應(yīng)大于 。A15幀/S B30幀/S C50幀/S D100幀/S4顯示器的灰度級(jí)是指 。A顯示器的亮度 B顯示字符的清晰程度C顯示器中光點(diǎn)亮暗的層次級(jí)別 D顯示器上能顯示的光點(diǎn)數(shù)5計(jì)算機(jī)外部設(shè)備是指 。A輸入輸出設(shè)備 B外存設(shè)備C遠(yuǎn)程通信設(shè)備 D除CPU和內(nèi)存以外的其他設(shè)備6顯示器的控制邏輯的存儲(chǔ)邏輯一般都在 中。終端是由 組成的一套獨(dú)立的 設(shè)備，它能完成顯示控制與存儲(chǔ)、鍵盤管理及通信控制等功能，還可完成簡單的編輯操作。A：主機(jī)內(nèi)部 顯示器內(nèi)部 主機(jī)接口板中B：