8086的最大工作模式,如果將8086的MN/MX#接地， CPU就工作在最大模式了。最大模式系統，既可以是規模較大的單處理器系統，也可以是多處理器系統。在多處理器系統中，包含兩個或者兩個以上的處理器，其中的8086是主處理器，其他處理器稱作協處理器。最大模式一般用在中等規模的或者大型的8086系統中。 為什么在最大的模式系統中需要總線控制器來產生總線控制信號呢？原因在于，最大模式系統包含有多個處理器，各個處理器之間需要共享總線，就必須解決主處理器和協處理器之間的協調工作問題。總線控制器8288就是用來完成這種功能的。 與最小模式系統相比，最大模式的系統控制信號是通過8288總線控制器產生的。這些信號包括：地址鎖存、數據使能、數據傳輸方向控制信號， 存儲器和I/O讀寫信號， 以及中斷應答信號等。 我們了解了總線控制器8288的功能，就能夠理解最大系統模式的典型配置方法。,1.引腳信號 將MN/MX#信號接地，CPU就工作在最大模式。 我們再對在最大模式下CPU引腳作一介紹。 QS1，QS0(Instruction Queue Status)狀態： 指令隊列狀態信號（標號25、24），輸出。QS1、QS0組合起來表示前一個時鐘周期中指令隊列的狀態，這組信號的設置為的是可以從外部對8086指令隊列的動作進行跟蹤。用于對芯片的測試。 表4.2.5 QS1 QS0 操作 QS1=0 QS0=0 無操作 QS1=1 QS0=0 隊列為空 QS1=0 QS0=1 從指令隊列的第一個字節中取走代碼 QS1=1 QS0=1 除第一個字節以外，取后面字節的代碼。,通常，QS1、QS0用于對CPU指令隊列動作情況跟蹤，用于對CPU的測試。 總線周期狀態信號（S2#、S1#、S0#）。 S2#、S1#、S0#（Bus Cycle Status）： 總線周期狀態信號（標號28、27、26），輸出。這三個信號的組合表示當前執行的總線周期的類型。在最大模式下，用這三個信號作為總線控制器8288的輸入，產生存儲器、I/O的讀、寫等控制信號。S2#、S1#、S0#的組合意義參見表4.2.6。 表4.2.6 S2# S1# S0# 總線周期的類型 1 1 1 無源狀態 1 1 0 寫內存 1 0 1 讀內存 1 0 0 取指 0 1 1 暫停 0 1 0 寫I/O 0 0 1 讀I/O 0 0 0 中斷響應,CPU工作在最小模式下，系統控制信號直接由CPU產生。在最大模式，系統控制信號則由總線控制器產生。 CPU工作在最大模式時，不同總線周期S2#、S1#、S0#輸出不同狀態， S2#、S1#、S0#的不同組合指出CPU當前不同的總線周期。將S2#、S1#、S0#輸入總線控制器8288進行譯碼，8288便根據不同總線周期產生產相應的總線控制信號。 總線請求與允許信號RQ#/GT0#，RQ#/GT1#(Request/Grant)：總線請求信號/總線請求允許信號（標號31、30），雙向。CPU以外的兩個處理器可以分別用其中之一來請求總線， 并接受CPU對總線請求的允許。其中RQ#/GT0#優先級高于RQ#/GT1#。 最大方式下，總線請求有兩組（線），每組可獨立完成總線的申請和撤消，單線雙向信號傳遞。,最大模式支持多處理器工作。 與8086CPU配套的數值信號處理器8087以及IO處理器8089都具有RQ#/GT#信號。 如果系統中具有8087或8089，則可利用RQ#/GT#信號，將他們相互連接， 實現總線的請求與響應。 （RQ#/GT#信號的連接關系和請求到響應的工作過程不做重點要求）需要指出的是，30、31號管腳在最小模式下，是系統的總線保持請求HOLD和總線保持響應HLDA信號， 這組信號是支持系統中的DMA工作的。在最大模式下，他們用作支持多處理器的RQ#/GT#。 LOCK#(Lock)：總線封鎖信號（標號29），輸出。用來封鎖其它總線主的總線請求，當LOCK#為低電平時， 系統中其他總線主就不能占用總線。LOCK#信號是由指令前綴LOCK產生的。 在LOCK前綴后的指令執行完之后，硬件上便撤銷了LOCK#信號。 信號是由CPU的29號管腳上輸出的電平信號。然而，LOCK#信號是受指令控制的， 當CPU執行了具有總線封鎖指令LOCK前綴的指令時，LOCK#管腳輸出低電平，用他來封鎖其他處理器對總線的請求。LOCK#為低，其他處理器不能占有總線。直至具有LOCK前綴的指令執行完之后，LOCK#才變為無效電平，輸出高，撤消對其他處理器的總線封鎖。,2.系統信號形成 地址與數據總線形成（同最小方式）。 系統控制信號。 總線控制器8288。 A.電路組成：由4部分電路組成。 圖4.2.16是8288總線控制器的結構框圖。8288是20管腳與8086配套的總線控制器。它由狀態譯碼電路、控制邏輯、命令信號發生器以及控制信號發生器組成。狀態譯碼電路將CPU的總線周期狀態信號S2、S1、S0譯碼， 確定當前總線操作的類型，在控制邏輯作用下，由命令信號發生器產生命令信號存儲器讀寫MRDC#、MWTC#， I/O讀寫IORC#、IOWC#以及中斷應答信號INTA#。由控制信號發生器產生地址鎖存使能ALE、數據信號使能DEN和數據流向控制DT/R#。控制信號發生器還生成一個輸出信號MCE/PDEN#，當控制邏輯的I/O總線方式控制信號IOB輸入不同時， MCE/PDEN#的作用不同，分別為（中斷控制器）主片級連使能MCE（Master Cascade Enable）和外部設備數據允許PDEN# (Peripheral Data Enable)。控制邏輯有4個輸入端， 時鐘信號CLK、地址使能AEN#、 命令信號使能CEN、IO總線方式控制信號IOB。,系統為單處理器時，IOB接地，此時，8288的MCE/PDEN#為中斷控制器8259的主片級連使能MCE信號， 這個信號作為包含多個8259中斷控制器的系統8259主片和從片級連信號CAS0、 CAS1、 CAS2的控制信號。系統為多處理器系統配置時， IOB接+5V，8288的MCE/PDEN#作為PDEN#信號，它用做數據總線收發器的使能信號。 我們曾在最小模式系統中解釋過控制信號M/IO#、WR#、 INTA#、ALE、DT/R#和DEN#信號，它們指出了數據傳送的類型，提供了中斷響應信號、鎖存器控制信號和總線收發器控制信號。但在最大模式系統中， 狀態信號S2#、S1#、S0#隱含了這些信息。S2#、S1#、S0#的不同組合指出了CPU執行的不同總線操作。 最大模式系統是通過總線控制器來產生諸如最小方式CPU所提供的那些系統控制信號的。 8288的狀態譯碼電路對來自CPU的S2#、S1#、S0#進行譯碼。控制邏輯的4個輸入信號：時鐘信號CLK來自系統時鐘。地址使能AEN#由DMA控制器控制，AEN#為低時，系統由DMA控制總線， 8288輸出為高阻態。命令信號使能CEN控制命令信號發生器的輸出，高有效。IO總線方式控制信號IOB則根據系統的配置情況連接不同的輸入電平，控制信號發生器生成不同控制信號MCE或PDEN#。,B.8288輸出的控制信號有： a.ALE：地址鎖存使能，用于地址鎖存器。和最小模式下的ALE意義相同。 b.DEN：數據允許信號，用于控制數據收發器的選通。 c.DT/R#：數據發送接收信號， 用于控制數據收發器的數據傳輸方向。 d.MCE/PDEN#：中斷控制器主片級連使能(Master Cascade Enable)外部設備數據允許(Peripheral Data Enable)。MCE/PDEN#的輸出取決于IOB的狀態， 當IOB接地時， 8288配合單處理器的工作方式，MCE/PDEN#管腳為中斷控制器8259主片級連使能MCE信號，這個信號可以在包含多個8259A 中斷控制器的系統中作為主8259的級連控制信號， 連接8259的SP#/EN#。 如果系統為多處理器系統配置，IOB接+5V，8288的MCE/PDEN#作為PDEN#信號， 它用做數據總線收發器的使能控制。,e.MRDC#(Memory Read Command)，存儲器讀命令，用來通知內存將被尋址的存儲單元內容送上數據總線。 f.MWTC#(Memory Write Command)，存儲器寫命令， 用來通知內存接受數據總線上來的數據，并將數據寫入所尋址的內存單元。 g.IORC#(I/O Read Command)和IOWC#(I/O Write Command)，I/O端口的讀、 寫命令， 意義上與存儲器命令信號類似，分別用于通知I/O 接口將所尋址端口的數據送到數據總線或將數據寫進所尋址的端口中。 h.INTA#，作為CPU的中斷響應信號，與最小模式中的中斷響應信號相同。很顯然，這些信號在每總線周期內只有一個有效，每個總線周期內只能是唯一的一種總線操作。 了解了總線控制器8288的原理與作用以后，我們不難理解最大模式的典型配置的連接方法。,注意地址鎖存器8282 的鎖存信號STB和數據驅動器8286的輸出使能OE#、數據傳送方向控制端T，它們不是像最小模式系統配置那樣連接CPU的ALE、DEN#和DT/R#， 由CPU直接控制。 而是連接總線控制器8288， 由8288產生與CPU類似的控制信號來進行控制的。只是8288輸出的DEN高電平有效。8286的OE#是由8288的DEN和8259的SP#/EN#相與取非來控制的。8259