TJU. ASIC Center-Arnold Shi,1,數字集成電路,天津大學電子科學與技術系 史再峰 ,TJU. ASIC Center-Arnold Shi,2,選用教材, 電子工業出版社,Jan M.Rabey等， 周潤德翻譯 ISBN 7-121-00383-X /TN.030 TN431.2,定價68.00，蔚藍49.00,定價58.00，亞馬遜46.40,TJU. ASIC Center-Arnold Shi,3,參考資料,Neil H. E.Weste & Kamram. Eshraghian:第二版Principles of CMOS VLSI Design，Addison Wesley. Second Edition. Jan M.Rabey著 ，PRENTICE HALL 清華大學出版社影印版 REUSE METHODOLOGY MANUAL FOR SYSTEM -ON-A-CHIP DESIGNS （THIRD EDITION） Michael Keating， Pierre Bricaud，Synopsys, Inc.,TJU. ASIC Center-Arnold Shi,4,課程介紹,聯系方式: 課程討論區 : 超大規模集成電路設計 不選課者不得參加聽課和考試 ！ 國外大學該課程名稱：CSE477,TJU. ASIC Center-Arnold Shi,5,課程目標,了解數字集成電路設計的一般方法和流程 掌握傳輸線理論和建模分析的方法 學會設計基本的CMOS組合邏輯和時序邏輯電路，并進行仿真（Simulation)，學會使用設計和仿真用的EDA工具 掌握數字系統的時序分類和同步異步設計 掌握簡單運算功能模塊的設計 培養學習數字集成電路設計相關知識的興趣 承擔起中華民族偉大復興的神圣使命，為大力發展中國集成電路產業貢獻力量。,TJU. ASIC Center-Arnold Shi,6,課程安排,集成電路質量評價 導線 CMOS反相器 CMOS組合邏輯電路 時序邏輯電路 數字電路的時序問題 運算功能模塊的設計,TJU. ASIC Center-Arnold Shi,7,學習方式,課堂講授,認真聽講 課后自學,完成作業 課件原則上不散發，不對外拷貝,遵德性而道問學 致廣大而盡精微 極高明而道中庸,TJU. ASIC Center-Arnold Shi,8,大規模集成電路的設計流程(1),TJU. ASIC Center-Arnold Shi,9,大規模集成電路的設計流程(2),TJU. ASIC Center-Arnold Shi,10,數字電路設計的抽象模型,系統級SYSTEM,門級GATE,電路級CIRCUIT,模塊級MODULE,器件級DEVICE,TJU. ASIC Center-Arnold Shi,11,TJU. ASIC Center-Arnold Shi,12,第一章 集成電路分類 與數字設計的質量評價,TJU. ASIC Center-Arnold Shi,13,集成電路的分類,集成電路有如下幾種分類方法： 按功能分類： 數字集成電路 模擬集成電路 數、模混合集成電路 按結構形式和材料分類： 半導體集成電路 膜集成電路（二次集成，分為薄膜和厚膜兩類） 按有源器件及工藝類型分類 雙極集成電路（TTL,ECL,模擬IC） MOS集成電路（NMOS,PMOS,CMOS） BiMOS集成電路雙極與MOS混合集成電路,TJU. ASIC Center-Arnold Shi,14,集成電路的電路規模,按集成電路的電路規模分類 小規模集成電路(SSI) ：電路等效門：1050 中規模集成電路(MSI)：電路等效門：501K 大規模集成電路(LSI) ：電路等效門：1K10K 超大規模集成電路(VLSI) ：電路等效門：10K1000K 甚大規模集成電路(ULSI)：電路等效門：1000K1000M,吉（極）大規模集成電路（GLSI）電路等效門： 1G T大規模集成電路（TLSI）：電路等校門：1000G 繼續呢？,TJU. ASIC Center-Arnold Shi,15,集成電路的分類,按生產目的分類 通用集成電路（如CPU、存儲器等） 專用集成電路（ASIC） 按實現方法分類 全定制集成電路 半定制集成電路 可編程邏輯器件,TJU. ASIC Center-Arnold Shi,16,全定制集成電路,（Full-Custom Design Approach）即在晶體管的層次上進行每個單元的性能、面積的優化設計，每個晶體管的布局/布線均由人工設計，并需要人工生成所有層次的掩膜（一般為13層掩膜版圖）。 優點： 所設計電路的集成度最高 產品批量生產時單片IC價格最低 可以用于模擬集成電路的設計與生產 缺點： 設計復雜度高/設計周期長 NRE費用高（Non-Recurring Engineering ） 應用范圍 集成度極高且具有規則結構的IC（如各種類型的存儲器芯片） 對性能價格比要求高且產量大的芯片（如CPU、通信IC等） 模擬IC/數模混合IC,TJU. ASIC Center-Arnold Shi,17,半定制集成電路,半定制集成電路（Semi-Custom Design Approach）即設計者在廠家提供的半成品基礎上繼續完成最終的設計，只需要生成諸如金屬布線層等幾個特定層次的掩膜。根據采用不同的半成品類型，半定制集成電路包括門陣列、門海和標準單元等。,1,門陣列（GA：Gate Array）,2,門海（Sea-of-Gate）,3,標準單元（Standard-Cells）,TJU. ASIC Center-Arnold Shi,18,門陣列（GA：Gate Array）,門陣列（GA：Gate Array）有通道門陣列Channeled gate array）：就是將預先制造完畢的邏輯門以一定陣列的形式排列在一起，陣列間有規則布線通道，用以完成門與門之間的連接。 未進行連線的半成品硅圓片稱為“母片”。,TJU. ASIC Center-Arnold Shi,19,半定制集成電路的 “母片”,TJU. ASIC Center-Arnold Shi,20,門海（SOG：Sea-of-Gate）,門海（SOG：Sea-of-Gate）無通道門陣列（Channellessgate array）：也是采用母片結構，它可以將沒有利用的邏輯門作為布線區，而沒有指定固定的布線通道，以此提高布線的布通率并提高電路性能供更大規模的集成度。 門陣列生產步驟： （1）母片制造 （2）用戶連接和金屬布線層制造,TJU. ASIC Center-Arnold Shi,21,無布線通道的門海 (SOG),TJU. ASIC Center-Arnold Shi,22,半定制集成電路,標準單元（Standard-Cells）：是指將電路設計中可能經常遇到的基本邏輯單元的版圖按照最佳設計原則，遵照一定外形尺寸要求，設計好并存入單元庫中，需要時調用、拼接、布線。各基本單元的版圖設計遵循“等高不等寬”的原則。目前標準單元的單元集成度已經達到VLSI的規模，用這些單元作為“積木塊”，根據接口定義可以“搭建”成所需的功能復雜的電路,TJU. ASIC Center-Arnold Shi,23,可編程邏輯器件,可編程邏輯器件這種器件實際上也是沒有經過布線的門陣列電路，其完成的邏輯功能可以由用戶通過對其可編程的邏輯結構單元（CLB）進行編程來實現。 可編程邏輯器件主要有PAL、CPLD、FPGA等幾種類型，在集成度相等的情況下，其價格昂貴，只適用于產品試制階段或小批量專用產品。,TJU. ASIC Center-Arnold Shi,24,設計復雜度及費用比較,幾種集成電路類型設計復雜度及費用比較 Full Custom Standard Cell Gate Array Programmable Logic Device,TJU. ASIC Center-Arnold Shi,25,不同產量時成本與設計方法的關系,TJU. ASIC Center-Arnold Shi,26,專用集成電路（ASIC）的設計要求,對ASIC的主要設計要求為： 設計周期短（Time-to-Market） 設計正確率高（One-Time-Success） 速度快 低功耗、低電壓 可測性好，成品率高 硅片面積小、特征尺寸小，價格低,TJU. ASIC Center-Arnold Shi,27,SoC片上系統,System-on-a-Chip，系統級芯片 出現在20世紀90年代末，采用電子設計自動化（EDA）技術進行芯片設計，將完整計算機所有不同的功能塊一次直接集成于一顆芯片上。 公認的SOC特點： 由可設計重用的IP核組成 IP核應采用深亞微米以上工藝技術 有多個MPU、DSP、MCU或其復合的IP核及存儲模塊,TJU. ASIC Center-Arnold Shi,28,SoC 的結構,TJU. ASIC Center-Arnold Shi,29,典型的多媒體處理SoC,TJU. ASIC Center-Arnold Shi,30,VLSI設計業面臨的關鍵問題,設計方法學的研究：理論和設計流程。 IP核的復用。 功耗、噪聲和電遷移的分析工具。 針對大規模芯片的阻、容、感提取工具。 復雜芯片的驗證與測試。 良率。,TJU. ASIC Center-Arnold Shi,31,數字設計的質量評價,集成電路的成本,1,功能性和穩定性,2,性能（performance）,3,功耗和能耗,4,TJU. ASIC Center-Arnold Shi,32,晶圓（ Silicon Wafer ）,Single die,Wafer,TJU. ASIC Center-Arnold Shi,33,一個集成電路常稱為Die,TJU. ASIC Center-Arnold Shi,34,TJU. ASIC Center-Arnold Shi,35,芯片成品率, 取決于制造工藝的復雜性的參數，大約為3 單位面積缺陷率典型為0.51 個/平方厘米 芯片成本與芯片面積的四次方成正比,TJU. ASIC Center-Arnold Shi,36,集成電路的成本,固定成本：設計等 可變成本：部件、封裝、測試等,TJU. ASIC Center-Arnold Shi,37,數字設計的質量評價,集成電路的成本,1,功能性和穩定性,2,性能（performance）,3,功耗和能耗,4,TJU. ASIC Center-Arnold Shi,38,功能性和穩定性,功能性 穩定性,電壓傳輸特性,噪聲容限,再生性,方向性,扇入和扇出,理想的數字門,抗噪聲能力,TJU. ASIC Center-Arnold Shi,39,電壓傳輸特性,V(x),V(y),f,表示了輸出電壓與輸入電壓的關系,VOH = f (VIL),VIL,VIH,VOL = f (VIH),TJU. ASIC Center-Arnold Shi,40,邏輯電平映射到電壓范圍,V(x),V(y),斜率= -1,斜率= -1,VOH,VOL,VIL,VIH,可接受的高電平和低電平區域分別由VIH和VIL電平來界定，代表了VTC曲線上增益為-1的點,TJU. ASIC Center-Arnold Shi,41,電容耦合舉例,TJU. ASIC Center-Arnold Shi,42,噪聲容限,不確定區,“1“,“0“,VOH,VIL,VOL,VIH,NMH,NML,噪聲容限越大越好，但仍不夠 ,Gnd,VDD,VDD,Gnd,為了使電路穩定性強，應該使“0”1”的區間盡可能大 低電平噪聲容限NML 高電平噪聲容限NMH,TJU. ASIC Center-Arnold Shi,43,再生性,v0,v2,v1,再生性保證一個受干擾的信號通過若干個邏輯級后逐漸收斂回到某個額定電平,TJU. ASIC Center-Arnold Shi,44,具有再生性的條件,v0,v1,v2,v3,f(v),finv(v),具有再生性,v0,v1,v2,v3,f(v),finv(v),不具有再生性,要具有再生性, VTC應當具有一個增益絕對值大于1的過渡區。 該過渡區以兩個增益小于1的有效區域為邊界。,TJU. ASIC Center-Arnold Shi,45,Directivity(方向性),門的方向性要求是單向的: changes in an output level should not appear at any unchanging input of the same circuit In real circuits full directivity is an illusion (e.g., due to capacitive coupling between inputs and outputs) 例如: output impedance of the driver and input impedance of the receiver ideally, the output impedance of the driver should be zero input impedance of the receiver should be infinity,TJU. ASIC Center-Arnold Shi,46,扇入和扇出,扇出表示連接到驅動門輸出端的負載的門的數目N 扇入定義為門的輸入端的數目M,TJU. ASIC Center-Arnold Shi,47,理想的數字門,對于一個理想的數字門 在過渡區有無限大的增益 門的閾值位于邏輯擺幅的中點 高/低電平噪聲容限都等于擺幅的一半 輸入阻抗為無窮大,輸出阻抗為0,Vout,Vin,Ri = Ro = 0 Fanout = NMH = NML = VDD/2,TJU. ASIC Center-Arnold Shi,48,數字設計的質量評價,集成電路的成本,1,功能性和穩定性,2,性能（performance）,3,功耗和能耗,4,TJU. ASIC Center-Arnold Shi,49,傳播延時定義了對輸入端信號的響應快慢,t,Vout,Vin,輸入波形,輸出波形,t,信號斜率,Vin,Vout,TJU. ASIC Center-Arnold Shi,50,傳播延時建模分析,用一階 RC網絡分析,R,C,vin,vout,vout (t) = (1 et/)V where = RC,到達50%的點的時間 t = ln(2) = 0.69 ,到達90%的點的時間 t = ln(9) = 2.2 ,TJU. ASIC Center-Arnold Shi,51,數字設計的質量評價,集成電路的成本,1,功能性和穩定性,2,性能（performance）,3,功耗和能耗,4,TJU. ASIC Center-Arnold Shi,52,功耗和能耗,功耗意味著電路的每一次運算消耗多少能量及電路耗散多少熱量 峰值功耗 Ppeak = Vddipeak 平均功耗 p(t) = v(t)i(t) = Vddi(t) Pavg= 1/T p(t) dt = Vdd/T idd(t) dt 功耗分為靜態部分和動態部分兩類,E (joules) = CL Vdd2 P01 + tsc Vdd Ipeak P01 + Vdd Ileakage P (watts) = CL Vdd2 f01 + tscVdd Ipeak f01 + Vdd Ileakage,TJU. ASIC Center-Arnold Shi,53,業界消息：英特爾研制出22納米微處理器制造工藝,2009.9.23日消息，英特爾美國信息技術峰會(IDF)于今日在美國舉行，該公司總裁歐德寧在峰會上展示了世界上第一款基于22納米制造工藝可工作芯片的硅晶圓。據介紹，22納米的工藝將出現在未來英特爾的處理器中。 歐德寧展示的22納米晶圓由多個芯片構成，每個芯片都包含364兆位的SRAM存儲器，在指甲蓋大的面積上集成了29億個晶體管。 英特爾預計今年年底會推出32納米制程的westmere處理器產品線，明年晚些時候推進的新架構sandy bridge也采用32納米技術；,預計2011年開始啟用22納米技術，到2012年開始啟用第二代22納米技術，并有望出產第一代的原生八核心處