數字電路與邏輯設計ADigitalCircuitsandLogicDesignsA課程編號：DG1010X0S學分：4開課學院：電子與光學工程學院、柔性電子（未來技術）學院學時：64適用專業：電子信息類先修課程：高等數學、大學物理、電路分析基礎、模擬電子線路課程類別：專業基礎課課程性質：必修一、課程性質本課程是通信工程、廣播電視工程、電子信息工程、電子科學與技術、電磁場與無線技術、微電子科學與工程等專業本科生在電子技術方面的專業基礎課，是高等工科院校“電子科學與技術”專業開設的一門核心基礎課。該課程以采用數字集成電路設計數字硬件電路模塊、數字系統的自頂向下設計方法為特色，具有很強的邏輯推理和工程實踐性。通過本課程的學習可以使學生掌握數字邏輯的基本理論，了解常用功能器件的結構、工作原理及其應用方法，掌握數字電路模塊的基本分析、設計方法，從而培養學生的抽象思維能力、數字系統的設計能力以及從事科研工作的實踐動手能力。二、課程目標（一）課程目標通過本課程的學習，使學生掌握數字電路模塊的基本分析、設計方法；了解A/D、D/A轉換的原理與過程；掌握半導體存儲器的應用方法；了解數字系統的描述工具，掌握數字系統的自頂向下設計方法。培養學生具備分析問題解決問題的能力、邏輯推理能力、探索創新能力和良好的工程實踐素質。具體課程目標如下：課程目標1：掌握數字電路和數字邏輯的基礎知識、基本理論和基本分析方法；培養學生的邏輯推理能力和抽象思維能力；具有探索創新意識，能辨證地分析問題，能夠通過繼續教育或其它學習渠道，實現知識更新。課程目標2：了解常用功能固定組合器件、時序器件及可編程邏輯器件（PLD）的工作原理，了解A/D、D/A轉換的原理與過程；掌握半導體存儲器的應用方法；掌握數字電路模塊的分析和設計方法；培養學生綜合運用所學科學理論和技術手段探究問題、發現問題并分析、解決問題的能力；課程目標3：掌握數字系統的基本分析、設計方法；初步掌握VerilogHDL語言；培養學生數字硬件電路的分析和設計能力，掌握設計/開發復雜工程問題解決方案所需要的專業知識和開發工具；（二）課程目標對畢業要求指標點的支撐關系課程教學目標所支撐的畢業要求具體的畢業要求指標點內容課程目標11-2掌握電路、信號與系統及相關工程基礎知識，能將其用于分析信息電子領域工程問題中的電子電路、電磁場及信號等相關問題。課程目標21-2掌握電路、信號與系統及相關工程基礎知識，能將其用于分析信息電子領域工程問題中的電子電路、電磁場及信號等相關問題。課程目標312-1掌握電路、信號與系統及相關工程基礎知識，能將其用于分析信息電子領域工程問題中的電子電路、電磁場及信號等相關問題。能認識不斷探索和學習的必要性，具有自主學習和終身學習的意識，了解拓展知識和能力的途徑。三、課程教學內容及基本要求（一）課程教學內容及知識模塊順序1.知識單元一：數制與碼制（2學時）（1）知識點一：數制、碼制的基本概念（2）知識點二：常用數制及其轉換（3）知識點三：常用二進制碼及BCD碼教學基本要求：了解數制、碼制的基本概念，掌握常用數制（二、八、十、十六進制）及轉換方法，了解常用二進制碼（自然二進制碼、循環碼、奇偶校驗碼）及BCD碼（8421BCD、5421BCD、余3BCD）。對課程目標支撐的說明：本知識單元支撐課程目標1。2.知識單元二：邏輯代數基礎（7學時）（1）知識點一：邏輯代數的基本概念、基本運算、基本公式和規則（2）知識點二：邏輯函數的描述方式（3）知識點三：邏輯函數簡化的基本方法教學基本要求：掌握邏輯代數的基本概念、基本公式、基本規則，掌握邏輯函數的描述方式（真值表、表達式、電路圖、卡諾圖）及其相互轉換方法，了解用公式法將邏輯函數化為最簡與或式的方法，掌握邏輯函數（4變量及以下）最簡與或式的卡諾圖化簡法。了解硬件描述語言VerilogHDL的基本概念和基本架構。對課程目標支撐的說明：本知識單元支撐課程目標1。3.知識單元三：邏輯門電路（4學時）（1）知識點一：MOSFET的開關特性（2）知識點二：CMOS門電路教學基本要求：掌握MOS場效應管的開關特性和有關參數，了解CMOS反相器的功能和主要外部電氣特性，了解CMOS與非門、或非門、OD門、三態門的工作原理。對課程目標支撐的說明：本知識單元支撐課程目標1。4.知識單元四：組合邏輯電路（11學時）（1）知識點一：SSI組合電路的分析與設計（2）知識點二：MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器）及其應用（3）知識點三：組合電路的競爭冒險及消除方法教學基本要求：掌握SSI組合電路的分析方法與設計方法，了解MSI組合電路編碼器、譯碼器、數據選擇器、數據比較器、加法器的功能，掌握用MSI組合電路數據選擇器、數據比較器、加法器實現組合邏輯設計的方法，了解組合電路中的競爭冒險現象，掌握增加多余項消除邏輯冒險的方法。了解使用VerilogHDL語言來設計常見的MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器等）。對課程目標支撐的說明：本知識單元支撐課程目標2。5.知識單元五：觸發器（4學時）（1）知識點一：基本SR觸發器（2）知識點二：鐘控觸發器（3）知識點三：常用觸發器（邊沿DFF）教學基本要求：掌握基本SR觸發器的結構、工作原理，掌握描述觸發器邏輯功能的各類方法，了解鐘控觸發器、邊沿DFF的工作原理，掌握觸發器的邏輯功能及其應用。了解使用VerilogHDL語言設計常用觸發器。對課程目標支撐的說明：本知識單元支撐課程目標2。6.知識單元六：時序邏輯電路（16學時）（1）知識點一：一般時序電路的分析（2）知識點二：寄存器和移存器（3）知識點三：計數器（4）知識點四：序列碼發生器（5）知識點五：順序脈沖發生器（6）知識點六：有限狀態機建模及設計方法教學基本要求：掌握時序電路的基本概念，了解一般時序電路的分析方法，掌握寄存器和移存器電路結構的特點，了解典型MSI移存器74194的功能，了解典型MSI二進制、十進制計數器的功能，掌握任意進制同步計數器分析和設計方法（復0法和預置0法），了解計數器的級聯方法，掌握序列碼發生器（已知碼型）的設計方法，了解順序脈沖發生器的構成方法，掌握有限狀態機建模及根據狀態機模型設計電路。對課程目標支撐的說明：本知識單元支撐課程目標2。7.知識單元七：D/A和A/D轉換（3學時）（1）知識點一：D/A和A/D轉換（2）知識點二：典型D/A和A/D轉換電路教學基本要求：掌握D/A和A/D轉換電路的主要技術指標，掌握D/A和A/D轉換的一般原理和過程，了解典型D/A和A/D轉換電路的工作原理及其應用。對課程目標支撐的說明：本知識單元支撐課程目標2。8.知識單元八：半導體存儲器（2學時）（1）知識點一：ROM（2）知識點二：RAM教學基本要求：了解各種半導體存儲器的工作原理，掌握ROM、RAM的使用方法和存儲容量擴展方法，掌握用ROM實現組合電路的方法。對課程目標支撐的說明：本知識單元支撐課程目標2。9.知識單元九：可編程邏輯器件（4學時）（1）知識點一：PLD的基本結構、基本原理、描述方法和分類（2）知識點二：PLA、PAL、GAL（3）知識點三：應用可編程邏輯器件實現組合邏輯電路和時序邏輯電路的基本方法教學基本要求：掌握PLD的基本結構和基本原理，了解PLD的描述方法和分類，了解PLA、PAL、GAL的基本結構和基本原理，掌握應用可編程邏輯器件實現組合邏輯電路的方法，了解應用可編程邏輯器件實現時序邏輯電路的基本方法。對課程目標支撐的說明：本知識單元支撐課程目標2。10.知識單元十：數字系統設計基礎（10學時）（1）知識點一：數字系統概述（2）知識點二：寄存器傳輸語言（3）知識點三：ASM圖（4）知識點四：數字系統設計舉例教學基本要求：了解數字系統設計的過程，了解寄存器傳輸語言描述數字系統的方法，掌握算法流程圖轉換為ASM圖的方法，了解數據處理器的設計方法，掌握每態一個觸發器設計控制器的方法。對課程目標支撐的說明：本知識單元支撐課程目標3。（二）課程的重點、難點及解決辦法重點：掌握邏輯代數的基本理論、理解常用數字集成電路功能，分析一般組合電路、時序電路功能，設計常見數字電路模塊，設計能獨立運行的小型數字系統。難點：分析一般組合電路、時序電路功能，設計常見數字電路模塊，設計能獨立運行的小型數字系統。解決辦法：課程內容需要進一步提煉，提高課堂效率；對平時作業中反映出的有關知識點掌握上存在的共性問題在教學過程中予以注意和解決；需要尋求有效手段，防止學生大面積抄襲作業的現象；對出勤情況較差的同學需要嚴格管理。（三）實驗實踐環節及基本要求1．實驗實踐教學環節在本課程中的作用及要求（實驗教學大綱單獨編寫）。2．實驗項目與課程目標對應關系(具體要求見實驗教學大綱)（四）課程思政教學設計教學內容思政目標思政素材融入方式評價方法數制與碼制培養學生的家國情懷，將國情教育、科學精神、工匠精神等融入教學內容。公元前的中國古代著作《周易》中，就記載了二進制的思想。在17-18世紀傳播到歐洲。講授知識學習匯報邏輯代數基礎培養學生嚴謹求實、不斷探索、持之以恒、勇于創新的科學精神；培養學生實事求是、一切從實際出發、具體問題具體分析、理論聯系實際的科學態度和辯證唯物主義思想；培養學生欣賞科學美的人文情感、引導崇尚科學文明的價值取向。英國數學家布爾（GeorgeBoole）為了研究思維規律，在1847年提出了邏輯學的數學模型，采用數學的方法處理邏輯推理，因而布爾代數的問世是數學史一個重要的里程碑，也被認為是現代計算機科學的基礎之一，為計算機科學的發展奠定了基礎。但是，布爾代數發明后沒有受到人們的重視。科學研究常常充滿曲折，需要研究者持之以恒、勇于創新。講授知識論壇討論數字系統設計基礎培養學生實事求是、一切從實際出發、具體問題具體分析、理論聯系實際的科學態度和辯證唯物主義思想，培養學生的科學探索精神和創新意識。數字系統的設計是一個漸進的過程，一般有自底向上法、自頂向下法和上述兩種結合的方法。結合數字系統設計的實例（如二進制乘法器設計等），可以體現“實事求是、一切從實際出發的科學態度和辯證唯物主義思想”講授知識課堂問答四、教學方法本課程為達到教學目標所采用的教學方法包括講授式教學和啟發式教學。講授式教學：本課程教學以教師課堂講授為主，輔以基于課程視頻資料的自學和課后作業。授課過程應能靈活運用板書和多媒體教學、加強師生互動。啟發式教學：針對重要知識點采用提出問題、分析問題、解決問題的思路進行授課，潛移默化地培養學生的相應能力；強調實踐經驗的重要性，在實踐中學習。五、課程教學內容、學時分配、教學方法與課程目標對應關系教學內容學時分配教學方法課程目標講課實驗上機線上課外數制與碼制2講授式教學1邏輯代數基礎7講授式教學1邏輯門電路4講授式教學1組合邏輯電路11講授式教學，啟發式教學2觸發器5講授式教學2時序邏輯電路16講授式教學，啟發式教學2D/A和A/D轉換3講授式教學2半導體存儲器2講授式教學2可編程邏輯器件4講授式教學2數字系統設計基礎10講授式教學，啟發式教學3六、本課程與其它課程的聯系與分工本課程是本專業學生學習后續課程的重要基礎，學習本課程為本專業后續課程《微型計算機原理與接口技術》、《通信原理B》、《通信電子線路》、《單片機原理及應用》、《微波與天線測量》、《射頻電路理論與設計》等打下基礎。七、教材、教學參考資料和網絡資源（一）教材數字電路與系統設計（二）主要參考書（三）網絡資源八、課程考核（一）課程成績構成與要求本課程按百分制計分，學業總評成績構成為：平時成績占30%，期末成績占70%。平時成績由上課出勤率、作業、和階段性測試(隨堂測試)組成；期末成績由期末考試組成。（二）課程考核方式及其權重分配課程考核方式由作業、課堂問答、階段性測試(隨堂測試)和期末考試等組成。課程教學目標達成考核評價方式及其權重分配表課程目標支撐課程總目標權重課程考核方式備注上課出勤率作業階段性測試(隨堂測試)期末考試0.050.150.100.7課程考核各環節占比課程目標10.220.330.160.40.20本部分權重用于評價各教學環節對課程各子目標達成度的計算課程目標20.610.330.680.40.64課程目標30.170.330.160.20.16合計1.01.01.01.01.0（三）相關考核環節評價標準作業評分標準課程目標評分標準權重（%）90-10080-8960-790-59目標1：數制與碼制（支撐畢業要求指標點1-2）能正確理解數制與碼制的概念；了解常用二進制碼（自然二進制碼、循環碼、奇偶校驗碼）及BCD碼（8421BCD、5421BCD、余3BCD）；熟練掌握常用數制（二、八、十、十六進制）及轉換方法；作業按時提交，且完成質量好；能較正確地理解數制與碼制的概念；了解常用二進制碼（自然二進制碼、循環碼、奇偶校驗碼）及BCD碼（8421BCD、5421BCD、余3BCD）；掌握常用數制（二、八、十、十六進制）及轉換方法；作業按時提交，且完成質量較好；基本能正確理解數制與碼制的概念；基本了解常用二進制碼（自然二進制碼、循環碼、奇偶校驗碼）及BCD碼（8421BCD、5421BCD、余3BCD）；基本掌握常用數制（二、八、十、十六進制）及轉換方法；作業基本能按時提交，完成質量一般；不能正確理解數制與碼制的概念；不太了解常用二進制碼（自然二進制碼、循環碼、奇偶校驗碼）及BCD碼（8421BCD、5421BCD、余3BCD）；不能熟練掌握常用數制（二、八、十、十六進制）及轉換方法；作業完成質量較差，或有未提交的情況；3目標1：邏輯代數基礎（支撐畢業要求指標點1-2）能正確理解邏輯代數的概念、描述方式；了解邏輯函數最簡與或式的公式化簡法；了解硬件描述語言VerilogHDL的基本概念和基本架構；熟練掌握最簡與或式的卡諾圖化簡法；作業按時提交，且完成質量好；能較正確地理解邏輯代數的概念、描述方式；了解邏輯函數最簡與或式的公式化簡法；了解硬件描述語言VerilogHDL的基本概念和基本架構；掌握最簡與或式的卡諾圖化簡法；作業按時提交，且完成質量較好；基本能正確理解邏輯代數的概念、描述方式；基本了解邏輯函數最簡與或式的公式化簡法；基本了解硬件描述語言VerilogHDL的基本概念和基本架構；基本掌握最簡與或式的卡諾圖化簡法；作業基本能按時提交，完成質量一般；不能正確理解邏輯代數的概念、描述方式；不太了解邏輯函數最簡與或式的公式化簡法；不太了解硬件描述語言VerilogHDL的基本概念和基本架構；不能掌握最簡與或式的卡諾圖化簡法；作業完成質量較差，或有未提交的情況；12目標1：邏輯門電路（支撐畢業要求指標點1-2）了解CMOS反相器的功能和主要外部電氣特性；了解CMOS與非門、或非門、OD門、三態門的工作原理；熟練掌握MOS場效應管的開關特性和有關參數；作業按時提交，且完成質量好；了解CMOS反相器的功能和主要外部電氣特性；了解CMOS與非門、或非門、OD門、三態門的工作原理；掌握MOS場效應管的開關特性和有關參數；作業按時提交，且完成質量較好；基本了解CMOS反相器的功能和主要外部電氣特性；基本了解CMOS與非門、或非門、OD門、三態門的工作原理；基本掌握MOS場效應管開關特性和有關參數；作業基本能按時提交，完成質量一般；不太了解CMOS反相器的功能和主要外部電氣特性；不太了解CMOS與非門、或非門、OD門、三態門的工作原理；不能掌握MOS場效應管的開關特性和有關參數；作業完成質量較差，或有未提交的情況；1目標2：組合邏輯電路（支撐畢業要求指標點1-2）了解MSI組合電路編碼器、譯碼器、數據選擇器、數據比較器、加法器的功能；了解組合電路中的競爭冒險現象；了解使用VerilogHDL語言來設計常見的MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器等）；熟練掌握SSI組合電路的分析方法與雙軌輸入條件下的設計方法；熟練掌握用MSI組合電路數據選擇器、數據比較器、加法器實現組合邏輯設計的方法；熟練掌握增加多余項消除邏輯冒險的方法；作業按時提交，且完成質量好；了解MSI組合電路編碼器、譯碼器、數據選擇器、數據比較器、加法器的功能；了解組合電路中的競爭冒險現象；了解使用VerilogHDL語言來設計常見的MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器等）；掌握SSI組合電路的分析方法與雙軌輸入條件下的設計方法；掌握用MSI組合電路數據選擇器、數據比較器、加法器實現組合邏輯設計的方法；掌握增加多余項消除邏輯冒險的方法；作業按時提交，且完成質量較好；基本了解MSI組合電路編碼器、譯碼器、數據選擇器、數據比較器、加法器的功能；基本了解組合電路中的競爭冒險現象；基本了解使用VerilogHDL語言來設計常見的MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器等）；基本掌握SSI組合電路的分析方法與雙軌輸入條件下的設計方法；基本掌握用MSI組合電路數據選擇器、數據比較器、加法器實現組合邏輯設計的方法；基本掌握增加多余項消除邏輯冒險的方法；作業基本能按時提交，完成質量一般；不太了解MSI組合電路編碼器、譯碼器、數據選擇器、數據比較器、加法器的功能；不太了解組合電路中的競爭冒險現象；不太了解使用VerilogHDL語言來設計常見的MSI組合電路（編碼器、譯碼器、數據選擇器、數據比較器、加法器等）；不能掌握SSI組合電路的分析方法與雙軌輸入條件下的設計方法；不能掌握用MSI組合電路數據選擇器、數據比較器、加法器實現組合邏輯設計的方法；不能掌握增加多余項消除邏輯冒險的方法；作業完成質量較差，或有未提交的情況；20目標2：觸發器（支撐畢業要求指標點1-2）了解鐘控觸發器、邊沿DFF的工作原理；了解使用VerilogHDL語言設計常用觸發器；熟練掌握基本SR觸發器的結構、工作原理；熟練掌握描述觸發器邏輯功能的各類方法；熟練掌握觸發器的邏輯功能及其應用；作業按時提交，且完成質量好；了解鐘控觸發器、邊沿DFF的工作原理；了解使用VerilogHDL語言設計常用觸發器；掌握基本SR觸發器的結構、工作原理；掌握描述觸發器邏輯功能的各類方法；掌握觸發器的邏輯功能及其應用；作業按時提交，且完成質量較好；基本了解鐘控觸發器、邊沿DFF的工作原理；基本了解使用VerilogHDL語言設計常用觸發器；基本掌握基本SR觸發器的結構、工作原理；基本掌握描述觸發器邏輯功能的各類方法；基本掌握觸發器的邏輯功能及其應用；作業基本能按時提交，完成質量一般；不太了解鐘控觸發器、邊沿DFF的工作原理；不太了解使用VerilogHDL語言設計常用觸發器；不能掌握基本SR觸發器的結構、工作原理；不能掌握描述觸發器邏輯功能的各類方法；不能掌握觸發器的邏輯功能及其應用；作業完成質量較差，或有未提交的情況；8目標2：時序邏輯電路（支撐畢業要求指標點1-2）了解一般時序電路的分析方法；了解典型MSI移存器74194的功能；了解典型MSI二進制、十進制計數器的功能；了解計數器的級聯方法；了解順序脈沖發生器的構成方法；熟練掌握時序電路的基本概念和寄存器和移存器電路結構的特點；熟練掌握任意進制同步計數器分析和設計方法（復0法和預置0法）；熟練掌握序列碼發生器（已知碼型）的設計方法；熟練掌握有限狀態機建模及根據狀態機模型設計電路；作業按時提交，且完成質量好；了解一般時序電路的分析方法；了解典型MSI移存器74194的功能；了解典型MSI二進制、十進制計數器的功能；了解計數器的級聯方法；了解順序脈沖發生器的構成方法；掌握時序電路的基本概念和寄存器和移存器電路結構的特點；掌握任意進制同步計數器分析和設計方法（復0法和預置0法）；掌握序列碼發生器（已知碼型）的設計方法；掌握有限狀態機建模及根據狀態機模型設計電路；作業按時提交，且完成質量較好；基本了解一般時序電路的分析方法；基本了解典型MSI移存器74194的功能；基本了解典型MSI二進制、十進制計數器的功能；基本了解計數器的級聯方法；基本了解順序脈沖發生器的構成方法；基本掌握時序電路的基本概念和寄存器和移存器電路結構的特點；基本掌握任意進制同步計數器分析和設計方法（復0法和預置0法）；基本掌握序列碼發生器（已知碼型）的設計方法；基本掌握有限狀態機建模及根據狀態機模型設計電路；作業基本能按時提交，完成質量一般；不太了解一般時序電路的分析方法；不太了解典型MSI移存器74194的功能；不太了解典型MSI二進制、十進制計數器的功能；不太了解計數器的級聯方法；不太了解順序脈沖發生器的構成方法；不能掌握時序電路的基本概念和寄存器和移存器電路結構的特點；不能掌握任意進制同步計數器分析和設計方法（復0法和預置0法）；不能掌握序列碼發生器（已知碼型）的設計方法；不能掌握有限狀態機建模及根據狀態機模型設計電路；作業完成質量較差，或有未提交的情況；28目標2：D/A和A/D轉換（支撐畢業要求指標點1-2）了解典型D/A和A/D轉換電路的工作原理及其應用；熟練掌握D/A和A/D轉換電路的主要技術指標；熟練掌握D/A和A/D轉換的一般原理和過程；作業按時提交，且完成質量好；了解典型D/A和A/D轉換電路的工作原理及其應用；掌握D/A和A/D轉換電路的主要技術指標；掌握D/A和A/D轉換的一般原理和過程；作業按時提交，且完成質量較好；基本了解典型D/A和A/D轉換電路的工作原理及其應用；基本掌握D/A和A/D轉換電路的主要技術指標；基本掌握D/A和A/D轉換的一般原理和過程；作業基本能按時提交，完成質量一般；不太了解典型D/A和A/D轉換電路的工作原理及其應用；不能掌握D/A和A/D轉換電路的主要技術指標；不能掌握D/A和A/D轉換的一般原理和過程；作業完成質量較差，或有未提交的情況；3目標2：半導體存儲器（支撐畢業要求指標點1-2）了解各種半導體存儲器的工作原理；熟練掌握ROM、RAM的使用方法和存儲容量擴展方法；熟練掌握用ROM實現組合電路的方法；作業按時提交，且完成質量好；了解各種半導體存儲器的工作原理；掌握ROM、RAM的使用方法和存儲容量擴展方法；掌握用ROM實現組合電路的方法；作業按時提交，且完成質量較好；基本了解各種半導體存儲器的工作原理；基本掌握ROM、RAM的使用方法和存儲容量擴展方法；基本掌握用ROM實現組合電路的方法；作業基本能按時提交，完成質量一般；不太了解各種半導體存儲器的工作原理；不能掌握ROM、RAM的使用方法和存儲容量擴展方法；不能掌握用ROM實現組合電路的方法；作業完成質量較差，或有未提交的情況；3目標2：可編程邏輯器件（支撐畢業要求指標點1