IntroductiontoMicroelectronicsThirdEdition《微電子概論》（第3版）郝躍賈新章史江一目錄1.VGS=0情況下源漏特性2.5.3JFET直流特性定性分析2.VGS<0情況下源漏ID-VDS特性4.JFET直流轉移特性3.截止區與夾斷電壓2.VGS<0情況下源漏ID-VDS特性(1)偏置與導電溝道形狀(a)偏置特點分析VGS<0；VDS≥0.(b)導電溝道形狀特點分析盡管VGS為負，導電溝道形狀還是與零偏時一樣.在溝道區中，源端溝道截面積最大，沿溝道方向從源到漏溝道截面積不斷減小，漏端溝道截面積最小。但是由于p型柵極電壓VGS已經為負，所以，整個溝道均比零偏情況下的窄。2.VGS<0情況下源漏ID-VDS特性(2)ID-VDS關系分析對比VGS=0情況，可得VGS<0情況下ID-VDS特性的特點。(a)線性區和過渡區由于整個溝道均比零偏情況窄，即溝道電阻比零偏情況大，所以源漏電流ID比零偏情況小。線性區和過渡區2.VGS<0情況下源漏ID-VDS特性(2)ID-VDS關系分析(b)夾斷電壓與飽和區溝道夾斷時，漏端與柵之間的電位差VDG都保持不變，等于VDS(sat0)。又VDG=VDS+VSG，所以夾斷時的電壓VDS（即VDS(sat)）為：VDS(sat)=VDG-VSG=VDS(sat0)-VSG=VDS(sat0)-︱VGS︳（注意：VGS＜0，即VSG＞0）所以VDS(sat)＜VDS(sat0)

而且，VGS反偏絕對值越大，VDS(sat)越小。2.VGS<0情況下源漏ID-VDS特性(2)ID-VDS關系分析(b)夾斷電壓與飽和區線性區和過渡區夾斷飽和區2.VGS<0情況下源漏ID-VDS特性(2)ID-VDS關系分析(c)擊穿區又VDG=VDS+VSG，所以擊穿時的VDS，即擊穿電壓BVDS為：BVDS==VDG-VSG=BVDS0-VSG=BVDS0-︱VGS︳所以BVDS＜BVDS0，而且，反偏絕對值越大，BVDS越小。如果VDS繼續增加到使VDG=BVDS0，則JFET擊穿。記這時電壓為BVDS。說明實際上這時真正擊穿還是由于D-G之間耗盡層電壓達到擊穿電壓BVDG。但是由于柵上已經有電壓VSG，所以表現出的BVDS就小于VSG=0時的BVDS，即小于BVDS0。2.VGS<0情況下源漏ID-VDS特性(2)ID-VDS關系分析(c)擊穿區3.截止區與夾斷電壓(1)截止區與夾斷電壓的含義對于n溝JFET，若VDS＝0。如果VGS＜0源端柵源之間pn結已處于反偏如果VGS很負，會使源端的耗盡層擴展到整個溝道區。溝道夾斷整個溝道區消失。即使VDS>0，漏源之間只有很小的pn結反偏漏電流流過，稱這時的VGS為夾斷電壓(VP)。3.截止區與夾斷電壓(1)截止區與夾斷電壓的含義當VGS<VP時，源端的溝道處于夾斷狀態，JFET中不再存在任何導電溝道，IDS趨于0，稱JFET處于截止區。圖中實例，VP為-4V。VGS<(-4V)區域（紅色區域）為截止區。截止區3.截止區與夾斷電壓(2)夾斷電壓的表達式

若n溝JFET柵源之間的pn結為單邊突變結（p＋n結），VGS等于夾斷電壓VP時源端溝道剛剛夾斷，上下兩個耗盡層的寬度之和正好等于厚度2a。所以對單邊突變結

溝道越厚，摻雜濃度越高，則VP越負。截止區3.截止區與夾斷電壓(3)飽和電壓與夾斷電壓的關系VGD＝VGS－VDS在漏端，VGD可以表示為：在漏端溝道剛剛被夾斷的情況下，柵漏之間反偏電壓VGD（柵和夾斷點之間的電壓）的值就等于VP；漏端剛夾斷時，漏源電壓VDS即為飽和電壓Vdsat。VP＝VGS－VDSat上式可表示為：結論不同VGS作用下飽和電壓VDsat與夾斷電壓的關系為：VDsat＝VGS－VP

截止區4.JFET直流轉移特性轉移特性描述漏源飽和電流IDSS隨柵源電壓VGS變化的情況。反映了柵源電壓VGS對漏