第3章邏輯代數及邏輯門

[3-1]填空

1、與模擬信號相比，數字信號的特點是它的離散性。一個數字信號只有兩種取值分別

表示為L和L。

2、布爾代數中有三種最基本運算：與、或和非，在此基礎上又派生出五種

基本運算，分別為與非、或非、異或、同或和與或非。

3、與運算的法則可概述為：有“o”出o,全“1”出」；類似地或運算的法則為

出全，，0，，出，，°，，。

4、摩根定理表示為：=A+B

5、函數表達式Y=A8+C+。，則其對偶式為y'=(A+B)C?。。

6、根據反演規則，若Y=4月+C+Q+C,則F=(A豆+C+D)-C。

7、指出下列各式中哪些是四變量ABCD的最小項和最大項。在最小項后的()里填

入m”在最大項后的()里填入Mi，其它填X(i為最小項或最大項的序號)。

(1)A+B+D(X)；(2)ABCD(m7);(3)ABC(X)

(4)A8(C+。)(X)；(5)A^B+C+D(M9);(6)A+B+CD(X)；

8、函數式F=AB+BC+CD寫成最小項之和的形式結果應為±"(36711.12.13.14.⑸、寫

成最大項之積的形式結果應為“M(0,1,2,4,5,89」。)

9、對邏輯運算判斷下述說法是否正確，正確者在其后()內打對號，反之打X。

(1)若X+Y=X+乙WOY=Z;(X)

(2)若XY=XZ,則丫=2；(X)

(3)若X十Y=X十Z,則Y=Z；(J)

［3-2］用代數法化簡下列各式

(1)F\=ABC+AB=1(2)=ABCD-\-ABD+ACD-AD

(3)F3=AC+ABC+ACD+CD(4)5=A+8+C(4+后+C)(A+3+C)

=A+CD=A+BC

(3-3］用卡諾圖化簡下列各式

(1)F}=BC+AB+ABC(2)F2=AB+BC+BC

=AB+C=A+B

(4)F=ABC+ABD+ACD+Cb+ABC+ACD

(3)Fy=AC+AC+BC^-BC4

=AB+AC+BC=A+D

或入3+八仁+^c

(5)F5=ABC+AC+ABD(6)—AB+CD+ABC+AD+ABC

=AB+AC^BD=A+BC+CD

(7)F7=AC+AB+BCD+BD+ABD+ABCD(8)=AC+AC+BD+BD

=A+BD+BD=ABCD+ABCD+

ABCD+ABCD

(9)E)=Z(C十。)+3。。+AC5+A耳C。=CD+CD

(IO)Fio=Go=AC+AB+BCD+BEC+DEC=AB+AC+BD+EC

[3-4]用卡諾圖化簡下列各式

(1)Pi(A,8,C)=Z〃z(0,l,2,5,6,7)=Z方+AC+

(2)P2(A,B,C,D)=￡m(().1,2,3,4,6,7,8,9,10,11,14)=AC+AP+B+CD

(3)P3(AACQ)=Z〃K。,1,,46,8,9,10,12,13,1415)=48+方C+A力+BD

(4)P4(A,B,CQ)=M^M7=A+BC+BC+D

[3-5]用卡諾圖化簡下列帶有約束條件的邏輯函數

(1)6(A仇C。)=Z〃?(3,6,8,9,11,12)+Z1(0,1,2,13,14/5)=A3+加+BCD(StACD)

⑵P2(A^C,D)=Z〃Z((),2,3,4,5,6,11,12)+￡,(8,9,10,13,14,15)=BC4-Z?C+^

(3)P3=A+C+D+ABCD+ABCD=AD+ACD+BCD(^ABD)AB+AC=0

(4)PA=ABCD+ABCD=A+B

(4BCD為互相排斥的一組變量，即在任何情況下它們之中不可能兩個同時為1)

[3-6]已知：Yi=AB+AC+BDY2=ABCD+ACD+BCD+BC

用卡諾圖分別求出%+%?x十匕。

解：先畫出Y1和Y2的卡諾圖，根據與、或和異或運算規則直接畫出X?匕，十匕

的卡諾圖，再化簡得到它們的邏輯表達式：

YRY2=ABD+ABC+CD

K+X=AB+C+后。

X￥匕=ABCD+ABC+BCD+ACD

第4章集成門電路

［4-1］填空

I.在數字電路中，穩態時三極管一般工作在先送（放大，開關）狀態。在圖4.1中，若

幼＜0,則晶體管截止（截止，飽和），此時=3.7V（5V,3.7V,2.3V）；欲使晶體管處于

飽和狀態，Ui需滿足的條件為」_（a.（/i＞0；b.Uf’Nc.2二更＜紜）。在

母儆4限

電路中其他參數不變的條件下，僅心減小時，晶體管的飽和程度_in迷_（減輕，加深，不

變）；僅凡減小時，飽和程度湛氣（減輕，加深，不變）。圖中c的作用是一加速（去

耦,加速，隔直加

2.由TTL門組成的電路如圖4.2所示，已知它們的輸入短路電流為/s=L6mA,局電

平輸入漏電流/R=40MAO試問：當A=B=\時，Gi的澧（拉，灌）電流為3.2mA:A=0

時，Gi的拉（拉,灌）電流為160〃A。

3.圖4.3中示出了某門電路的特性曲線，試據此確定它的下列參數：輸出高電平

Uw3V；輸出低電平［/o.=0.3V；輸入短路電流k=1.4mA；高電平輸入漏電流

依0.02mA；閾值電平UT=1.5V:開門電平UCN=1.5V；關門電平UOFF=1.5V；

低電平噪聲容限UNL=I.2V:高電平噪聲容限UNI產L5V；最大灌電流hv*15mA；

扇山系數N尸10。

圖4.3

4.TTL門電路輸入端懸空時，應視為高電平（高電平，低電平，不定）；此時如用萬

用表測量輸入端的電壓，讀數約為1.4V（3.5V,0V,1.4V）o

5.集電極開路門（0C門）在使用時須在輸出與電源（輸出與地，輸出與輸入，輸出

與電源）之間接一電阻。

6.CMOS門電路的埼點：靜態功耗極低（很大，極低）；而動態功耗隨著工作頻率的

提高而增加（增加,減小,不變）；輸入電阻很大（很大,很小）；噪聲容限置（高，低，等）

于TTL門

［4-2］電路如圖4.4（a）?⑴所示，試寫出其邏輯函數的表達式。

A

B

CF=A^BOC

X

F=/WBOC

glOOkQ(改為IOC)

二X

(d)

圖4.6

[4-5]TTL三態門電路如圖4.7(a)所示，在圖(b)所示輸入波形的情況下，畫出/端的波形。

圖4.7

解：_

當。=1時，F=AB,當C=0時，F=^B=A+B.

于是，邏輯表達式F=ABC+(A+B)C

產的波形見解圖所示°

[4-6]圖4.8所示電路中Gi為TTL三態門，G?為TTL與非門，萬用表的內阻20kQ/V,

量程5V。當。=1或C=0以及S通或斷等不同情況下，Uoi和U02的電位各是多少？請填入

表中，如果G2的懸空的輸入端改接至0.3V,上述結果將有何變化？

圖4.8

解:

CS通S斷

1Uoi=l.4VUoi=0V

1U02=0.3VU02=0.3V

0Uoi=3.6VUoi=3.6V

0U02=0.3VUO2=0.3V

若G2的懸空的輸入端接至0.3V,結果如下表

Cs通S斷

1Uoi=0.3VUoi=0V

1U02=3.6VU02=3.6V

0Uoi=3.6VUoi=3.6V

0U02=3.6VU02=3.6V

[4-7]已知TTL邏輯門U°H=3V,%L=0.3V,閾值電平UT=L4V,試求圖4.9電路中各電壓

表的讀數。

解：

電壓表讀數0=1.4V,V2=L4V,V3=0.3V,V4=3V,V5=0.3VO

圖4.9

[4-8]如圖4.10(a)所示CMOS電路，已知各輸入波形A、B、C如圖(b)所示,R=10kQ,請

畫出尸端的波形。

A_J

B—_r

c_n_rn^fr

(a)(b)

圖4.10

解：

當C=0時，輸出端邏境表達式為尸二箱與；當C=1時，b=N,即，?=出+避喧+AC.

答案見下圖。

【4-9】由CMOS傳輸門和反相器構成的電路如圖4.11(a)所示，試畫出在圖(b)波形作用下的

輸出Uo的波形(U『10VUi2=5V)

(a)(b)

圖4.11

解：

輸出波形見解圖。

10V

5V

0

第5章組合數字電路

(5-11分析圖5.1所示電路的邏輯功能，寫出輸出的邏輯表達式，列出真值表，說明其邏

輯功能。

解：Y=ABC+ABC+ABC+ABC

=Zw(0,3,5,6)=A十B十C

[5-2]邏輯電路如圖5.2所示：

1.寫出S、C\P、心的函數表達式；

2.當取S和C作為電路的輸出時，此電路的邏輯功能是什么？

圖5.2

[5-2]解：

1.s=x十y十z

C-X(Y^Z)+rZ-XY+XZ+YZ

P=Y?Z

L=YZ

2.當取S和C作為電路的輸出時，此電路為全加器。

【5-3】圖5.3是由3線/8線譯碼器74LS138和與非門構成的電路，試寫出Pi和尸2的表達式,

列出真值表，說明其邏輯功能。

解:

6=\利(0，7)=ABC+ABC

R.=1,2,3,4,5,6)=+與C+AC或6=WB+8。+Wc

【5-4】圖5.4是由八選?數據選擇器構成的電路，試寫出當GGo為各種不同的取值時的

輸出y的表達式。

圖5.4

解：

結果如表A5.4所不。

表A5.4

G.GoY

00A

01A十B

10AH

11A?B

[5-5]用與非門實現下列邏輯關系，要求電路最簡。

1.12.13.14.15)

2=2^(3,7,11,12,13,15)

G=Z〃j(3,7,12,13,14,15)

解：

卡諾圖化簡如圖A5.5所示。

Pi\CDPa'C。

400011110011110AZ000111ID

0000000000T000000

u

0100000100U001000

1111]11何011c11/

J

100001000U0100000

圖A5.5

P^AB+ACDP2=ABC+ACD+ACD=AB+ACD

將上述函數表達式轉換為與非式，可用與非門實現，圖略。

[5-6J某水倉裝有大小兩臺水泵排水，如圖5.6所小。試設計一個水泵啟動、停止邏輯

控制電路。具體要求是當水位在〃以上時，大小水泵同時開動；水位在〃、M之間時，只

開大泵；水位在M、L之間時，只開小泵；水位在L以下時，停止排水。（列出真值表，寫

出與或非型表達式，用與或非門實現，注意約束項的使用）

圖5.6

解：

1.真值表如表A5.6所示;

表A5.6

HMLFiFi

00000

00101

U1UXX

01110

100XX

101XX

110XX

11111

2.卡諾圖化簡如圖A5.6所示;

3.表達式為

F2=M

F}=ML-^H=MH+LH

或按虛線框化簡可得耳二而十Z。圖略。

【5-7】仿照全加器設計一個全減器，被減數A,減數B,低位借位信號Jo,差D,向高

位的借位J,要求：

1.列出真值表，寫出0、J的表達式：

2.用二輸入與非門實現；

3.用最小項譯碼器74LS138實現；

4.用雙四選一數據選擇器實現。

解：

1.設被減數為4減數為B,低位借位為Jo,差為。，借位為人列真值表如表A5.7

所示。

表A5.7

ABJoDJ

00000

001I1

01011

01101

10010

10100

11000

11111

化簡可得

D(A,B,Jo)=Z〃貝，2,4,7)=A十B十

4_____

J(.4,B,J°)=2,3,7)=A十8?J()+AB

2.用二輸入與非門實現的邏輯圖見圖A5.7(a)o

3.用74LS138實現的邏輯圖見圖A5.7(b)o

4.用雙四選一數據選擇器實現的邏輯圖見圖A5.7(c)o

(b)(c)

圖A5.7

[5-8]設計一組合數字電路，輸入為四位二進制碼&9以氏，當氏/2叢場是BCD8421碼

時輸出y=i；否則y=o。列出真值表，寫出與或非型表達式，用集電極開路門實現。

解：

1.根據題意直接填寫函數卡諾圖，如圖A5.8(a)所示?；啚?。的最小項，可得輸出丫

的與或非式

丫=0與+旦4

2.用集電極開路門實現的邏輯圖見圖A5.8(b)。

B缸00011110

1111

1111

g0(0四

11

(a)

圖A5.8

[5-9]試用最小項譯碼器74LS138和和一片74LS00實現邏輯函數

q(AB)=Z〃?(0,3)

?

6(48)=>〃(1,2,3)

解：

本題有多種答案，答案之一如圖A5.10所示，其余答案請同學自行設計。

BIN/OCT

0P

B—0)―2

13--

A一I

2

2

3)-------1

4

5

6

圖A5.10

[5-10]試用集成四位全加器74LS283和二輸入與非門實現BCD8421碼至ljBCD5421碼

的轉換。

解：

將BCD842I碼轉換為BCD542I碼時，則前五個數碼不需改變，后五個數碼需要加3,

如表A5.ll所示。

表A5.11

被加數(RCD8421)加數和(BCD542I)

4A244。Bi8。S3SiS\So

000000000000

00010001)0001

001000000010

001100000011

010000000100

010100111000

011000111001

011100111010

100000111011

100100111100

由表可得74LS283的加數低兩位的卡諾圖，見圖A5.ll(a)所示,設BCD8421碼輸入為

DCBA,則化簡可得

4=B0=D+CB+CA=I5CBCA

用74LS283和二輸入與非門實現的邏輯圖見圖A5.U(b)o

圖A5.ll

【5-11】設計一個多功能組合數字電路，實現表5.1所示邏輯功能。表中G，Co為功能選

擇輸入信號：A、B為輸入變量；尸為輸出。

I、列出真值表，寫出F的表達式；

2、用八選一數據選擇器和門電路實現。

表5.1

A+B

AB

A十8

A十8

解：

1.輸出戶的表達式為

F=C()AB+C()AB+C}AB+C(、AB+CXC[}AB

2.用八選一數據選擇器和門電路實現邏輯圖如圖A5.12所示。圖中

D[)=D3=D4=D1=B：￡>|=1；。2=0；。5=。6=8

圖A5.12

[5-12]電路如圖5.12(a)所示。

1.寫出LQ,G的表達式，列出真值表，說明它完成什么邏輯功能。

2.用圖5.12(a)、(b)所示電路構成五位數碼比較器。

A

B

-------------------------------------G

(a)

圖5.12

解：

1.輸出函數表達式為

L=ABG=ABQ=AB+AB

該電路為一位數碼比較器。

2.將一位數碼比較器的輸出L、Q、G接到74LS85的串行輸入端即可。

[5-14]解：

設合格為“1”,通過為“1”;反之為“0”。根據題意，列真值表見表A5.14。

表A5.14

4BCF

0000

0010

0100

0i10

1000

1011

1101

1111

化簡可得

【5-13］某汽車駕駛員培訓班進行結業考試，有三名評判員，其中A為主評判員，8和。

為副評判員。在評判時，按照少數服從多數的原則通過，但主評判員認為合格，方可通過。

用與非門組成的邏輯電路實現此評判規定。

解：

設合格為“1”，通過為“1”；反之為“0”。根據題意，列真值表見表A5.14。

表A5.14

ABCF

0000

0010

0100

0110

1000

1011

1101

1111

化尚可得

F_AB+AC=AB.AC

［5-14］分析圖P5.16所示電路中，當A、B、C,。只有一個改變狀態時，是否存在競爭

冒險現象？如果存在，都發生在其他變量為何種取值的情況下？

Y

圖5.14

解：

由圖可知表達式為

Y=ACD+ABD+BC+CD

當B=0且。=。=1時：y=A+.

當A=D=\且C=0時：y=8+B

當B=1,0=0或A=0,B=D=1時：Y=C+C

當A=O,C=1或A=C=l,8=0時：Y=D+D

第6章觸發器

[6-1]已知由與非門構成的基芻RS觸發器的直接置“0”端和直接置“1”端的輸入波形如

圖6.1所示，試畫出觸發器Q端和。端的波形。

?%III-

叉[]_[_]~-

Q

Q

圖6.1

解：

基本RS觸發器Q端和Q端的波形可按真值表確定,要注意的是，當Rd和Sd同時為“0”

時，Q端和。端都等于“1”。用和3同時撤消，即同時變為“1”時，。端和。端的狀態

不定。見圖6.1(b)所示，圖中。端和。端的最右側的虛線表示狀態不定。

,一

Q；

=________________?不定狀態

Q??r

圖6.1(b)題6-1答案的波形圖

[6-2]觸發器電路如圖6.2(a)所示，在圖(b)中畫出電路的輸出端波形，設觸發器初態

為“0”。

&______

$_rn_

Q

Q

(b)

圖6.2

解：

此題是由或非門構成的RS觸發器，工作原理與由與非門構成的基本RS觸發器一

樣，只不過此電路對輸入觸發信號是高電平有效。參照題6-1的求解方法，即可畫出輸出端

的波形，見圖6.2(c)。

&_____

Sd_nn_

QT

c-L_「廠J不定狀態

圖6.2(c)

[6-3]試畫出圖63所示的電路，在給定輸入時鐘作用下的輸出波形，設觸發器的初

態為“0”。

CP^L^LTUrLTL^LnTL

圖6.3

解：

見圖6.3（b）所示,此電路可獲得雙相時鐘。

cp_r_i_rn_rn_rn_r_L_r_i_

0IIIIIi_

Q?_II_II__n

丫r~ir~i丁

zr~ir~ir~i

圖6.3（b）

[6-4]分析圖6.4所示電路，列出真值表，寫出特性方程，說明其邏輯功能。

解：

1.真值表（CP=O時，保持；CP=1時，如下表）

Dnor5"

000

010

101

111

2.特性方程。*+i=Z>

3.該電路為鎖存器（時鐘型。觸發器）。CP=O時，不接收。的數據；CP=1時，把

數據鎖存，但該電路有空翻。

【6-5】試畫出在圖6.5所示輸入波形的作用K，上升和F降邊沿JK觸發器的輸出波形。

設觸發器的初態為“（）”。

c/,_rTJTJT_rL_n_rL_rLrL

圖6.5

解：

見圖6.5(b)所示。

Q—I~!~I_I_L

圖6,5(b)

【6-6】試畫出圖P6.6(a)所示電路，在圖6.6(b)給定輸入下的。端波形，設觸發器初態

為“0”。

c/2_rLn_n_n_ri_ri_ri_n_

_r\nn__rm

Qr)

(a)(b)

圖6.6

解：

見圖6.6(b)所示。

c/5.n_nJuuuirKTL

□.；rjnn|EG!

!11

Q-Hi~I'

圖6.6(b)

[6-7]根據特性方程，外加與非門將D觸發器轉換為JK觸發器，應如何實現？若反

過來將JK觸發器轉換為D觸發器，應吧實現？

解：J-K觸發器特性方程Qn+,=JQ7+KQn

D觸發器特性方程Qn+,=D

D觸發器轉換為J-K觸發器D=JQ?+KQn=JQ?.RQ?如圖6.7(a)所示。

J-K觸發器轉換為D觸發器J=D,K=D如圖6.7(b)所示。

，申r>-

：L——KQQ

CP4--------------

I

(b)

[6-8]電路如圖6.8(a)所示，觸發器為維持阻塞型D觸發器，各觸發器初態均為“0”。

1.在圖(b)中畫出CP作用下的QoQ和Z的波形；

2.分析Z與C0的關系。

CP

QJ_

Qi

Z

解：1、CP作用下的輸出QoQI和Z的波形如下圖；2、Z對CP三分頻。

<^TLTLrLrLrLn_

Q1

Q2

znnr

[6-9]電路如圖6.9(a)所示，試在圖(b)中畫出給定輸入波形作用下的輸出波形，各觸

A-I

(b)

圖6.9

解：輸出波形圖見圖6.9(c)

圖6.9(c)

[6-10]電路如圖6.10所示，試在圖(b)中畫出給定輸入波形作用下輸出端Qo和0的

波形，設各觸發器的初態均為“()”。

Q]CP

IDQ

>CI~AII_____I_I_I_L

QIQ。

一Qi

(a)(b)

圖6.10

解：輸出波形圖見圖6.10(C)

CP

A

B

C

圖6.10(c)

[6-11]電路如圖6,H所示，試在圖(b)中畫出給定輸入波形作用下輸出端Q。和Qx

波形，各觸發器的初態均為“0”。

0“_n_n_n_n_n_n_n_n_n_r_

IJQ

>CIA|||_|I

IKQ-|

_Q|_

(a)(b)

圖6.11

解：

見圖6.11(b)所示。該電路人輸入每出現一次下降沿，Qi端就輸出一個寬度等于時鐘周

期的脈沖。

^TTJlJlJTJTJTJlrirLrL

mJ-L

QiKn__r

圖6.11(b)

第7章時序邏輯電路

[7-1]已知時序邏輯電路如圖7.1所示，假設觸發器的初始狀態均為0。

(1)寫出電路的狀態方程和輸出方程。

(2)分別列出X=0和X=1兩種情況下的狀態轉換表，說明其邏輯功能。

(3)畫出X=1時，在脈沖作用下的Q、。2和輸出Z的波形。

圖7.1

解：

I.電路的狀態方程和輸出方程__

談+國

十十Q；

Z=Q^CP

2.分別列出X=0和兩種情況下的狀態轉換表，見題表7.1所示。邏輯功能為

當X=0時，為2位二進制減法計數器：當X=1時，為3進制減法計數器。

3.X=1時，在CP脈沖作用下的Qi、。2和輸出Z的波形如圖7.1(b)所示。

題表7.1

x=oX=1

Q2QyQ2QX?.,?Q.

0000Pj_!__1|__IL

1110i1；

1001--1

0100z

00

圖7.1(b)

[7-2]電路如圖7.2所示，假設初始狀態Qa?Qc=000°

(1)寫出驅動方程、列出狀態轉換表、畫出完整的狀態轉換圖。

(2)試分析該電路構成的是幾進制的計數器。

圖7.2

解：

1.寫出驅動方程

A=^a=i4=Kb=Q：?跡JC=Q：：Q^XQ：

2.寫出狀態方程

=Q；QA=Q;Q:Q:+Q:Q;Q;QF=Q:Q;Q:+Q;Q:

3.列出狀態轉換表見題表7.2,狀態轉換圖如圖7.2（b）所示。

表7.2狀態轉換表

CP

0000

1001

2010

3011

4100

5101圖7.2(b)

6000

4.由FE、FFb和FF,構成的是六進制的計數器。

[7-3]在二進制異步計數器中，請將正確的進位端或借位端（?；蛐模┨钊胂卤?/p>

觸發方式計數器類型

加法計數器減法計數器

上升沿觸發由（）端引出進位由（）端引出借位

下降沿觸發由（）端引出進位由（）端引出借位

解:

題表7-3

觸發方式加法計數器減法計數器

上升沿觸發由。端引出進位由。端引出借位

下降沿觸發由。端引出進位由。端引出借位

[7-4]電路如圖7.4（a）所示，假設初始狀態。2。1。0=000。

I.試分析由FR和FFo構成的是兒進制計數器；

2.說明整個電路為幾進制計數器。列出狀態轉換表，畫出完整的狀態轉換圖和C尸

作用下的波形圖。

（a）（b）

圖7.4

解：

1、由FFi和FFo構成的是三進制加法計數器（過程從略）

2、整個電路為六進制計數器。狀態轉換表（略），完整的狀態轉換圖

和CP作用下的波形圖如下圖。

[7-5]某移位寄存器型計數器的狀態轉換表如表7.5所示。請在圖7.5中完成該計數器

的邏輯圖，可以增加必要的門電路。要求：寫出求解步驟、畫出完整的狀態轉換圖。(0為

高位)

圖7.5

解：

(1)根據狀態轉換表畫次態卡諾圖，求出狀態方程。

nnn^\000111