第三章門電路3.1概述1.門電路：

實現基本邏輯運算和復合運算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等(1)正邏輯：2.正負邏輯系統圖3.1.1正負邏輯示意圖(2)負邏輯：本書采用正邏輯系統3.高低電平的實現數字電路中，“1”和“0”用高低電平表示。其高低電平的獲得是通過開關電路來實現圖3.1.2高低電平實現原理電路原理：缺點：功耗較大克服：互補開關電路4.數字邏輯電路的概述（1）優點：圖3.1.1正負邏輯示意圖對元器件的精度和電源的穩定性的要求都比模擬電路要低，抗干擾能力也強。(2)分類：

數字邏輯電路可分為分立元件邏輯門電路和集成邏輯門電路分立元件邏輯門電路是由半導體器件、電阻和電容連接而成集成邏輯門電路是將大量的分立元件通過特殊工藝集成在很小的半導體芯片上數字集成電路根據規模可分為≤100/片（100～1000）/片103~105/片105

以上/片按導電類型可分為3.2半導體二極管門電路3.2.1半導體二極管的開關特性1.穩態開關特性圖3.1.2高低電平實現原理電路圖3.2.1二極管的開關電路

將電路處于相對穩定狀態下，晶體二極管所呈現的開關特性稱為穩態開關特性2.二極管動態特性：二極管兩端電壓突然反向時，半導體二極管所呈現的開關特性稱為動態開關特性（簡稱動態特性）圖3.2.3二極管動態電流波形二極管兩端電壓突變時，其電流變化滯后于電壓。ton：將二極管由截止轉向導通所需的時間稱為正向恢復時間（開通時間）tre：二極管由導通轉向截止所需的時間稱為反向恢復時間（關斷時間）注：ton和

tre兩者統稱為二極管的開關時間，一般ton<<tre3.2.2二極管與門圖3.2.4二極管與門電路

設VCC＝5V，輸入端A、B的高低電平為VIH＝3V，VIL＝0V，二極管的正向導通壓降為VDF＝0.7V規定3V以上為“1”0.7V以下為“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0VYBA111001010000YBA原理：3.2.3二極管或門圖3.2.5二極管或門電路原理：規定2.3V以上為10V以下為02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA表3.2.3111101110000YBA表3.2.4二極管構成的門電路的缺點:1.電平有偏移:輸出的高低電平數值與輸入的高低電平數值相差一個二極管的壓降，后級的二極管門電路電平偏移，甚至使得高電平下降到門限值以下2.帶負載能力差：由于這種二極管門電路的輸出電阻比較低，故帶負載能力差，輸出電平會隨負載的變化而變化。只用于IC內部電路的邏輯單元3.3CMOS門電路CMOS（ComplementaryMetal-Oxide-SemiconductorTransistor）在功耗、抗干擾、帶負載能力上優于TTL邏輯門，所以超大規模器件幾乎都采用CMOS門電路，如存儲器ROM、可編程邏輯器件PLD等

國產的CMOS器件有CC4000(國際CD4000/MC4000)、高速54HC/74HC系列（國際MC54HC/74HC),此外還有兼容型的74HCT和74BCT系列（BiCMOS）

先介紹74系列的反相器和邏輯門，再簡單介紹其它系列的邏輯門一、MOS管的類型和符號a.增強型NMOS符號如圖3.3.1所示3.3.1MOS管(絕緣柵）的開關特性NMOS共源極接法電路，輸出特性圖3.3.2NMOS管共源極接法電路及其輸出特性恒流區（飽和區）截止區可變電阻區（線性區）轉移特性當vGS<VGS(th)，管子截止，iD=0,ROFF>109Ω(a)圖3.3.3NMOS管共源極接法電路(b)開啟電壓vGS>VGS

(th)

時,管子導通，iD∝V2GS，RON<1kΩb.增強型PMOS符號如圖3.3.4所示增強型PMOS共源極接法電路如圖3.3.5（a）所示，轉移特性如(b)所示當vGS>VGS(th)，管子截止，iD=0當vGS<VGS

(th)

時,管子導通，iD∝V2GSc.耗盡型NMOS符號如圖3.3.6所示摻進正電荷當vGS<VGS(off)

，(關斷電壓，為負值），管子截止，iD=0；vGS>VGS(off)

時,管子導通d.耗盡型PMOS符號如右圖摻進負電荷當vGS>VGS(off)(正值），管子截止，iD=0；vGS<VGS(off)時,管子導通3.3.2CMOS反相器的電路結構和工作原理一、CMOS反相器的電路結構及工作原理其中：T1為P溝道增強型MOS管，T2為N溝道增強型MOS管.它們構成互補對稱電路1.結構：圖3.3.10CMOS反相器電路

它們的開啟電壓分別為VGS（th）P、VGS（th）N，且VGS（th）P＝VGS（th）N

，并設VDD>|VGS（th)P|+VGS(th)N，2.工作原理當vI＝VIL＝0為低電平時，T2截止，T1管導通，輸出電壓為高電平，即當vI＝VIH＝VDD為高電平時，T2導通，T1管截止，輸出電壓為低電平，即故輸出和輸入為邏輯非的關系。圖3.3.10CMOS反相器電路二、電壓傳輸特性和電流傳輸特性

反相器電壓傳輸特性是輸出電壓vo和輸入vI之間的關系曲線，如圖3.3.11所示。并設圖3.3.11CMOS反相器的電壓傳輸特性1.電壓傳輸特性AB段：輸入低電平T1管導通，T2截止，輸出電壓為高電平，即CD段：輸入高電平圖3.3.11CMOS反相器的電壓傳輸特性T1管截止，T2導通，輸出電壓為低電平，即BC段：圖3.3.11CMOS反相器的電壓傳輸特性T1、T2同時導通，若T1、T2參數完全相同，則2.電流傳輸特性圖3.3.12CMOS反相器的電流傳輸特性AB段：輸入低電平T1管導通，T2截止，輸出漏極電流近似為零

電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線，如圖3.3.12所示。也分成三段：CD段：輸入高電平T1管截止，T2導通，輸出漏極電流近似為零圖3.3.12CMOS反相器的電流傳輸特性BC段：圖3.3.12CMOS反相器的電流傳輸特性T1、T2同時導通，有電流iD同時通過，且在vI＝VDD/2附近處，漏極電流最大，故在使用輸入電壓不應長時間工作在這段，以防由于功耗過大而損壞。三、輸入端噪聲容限在輸入電壓vI偏離正常低電平或高電平時，輸出電壓vo并不隨之馬上改變，允許輸入電壓有一定的變化范圍。輸入端噪聲容限：是指在保證輸出高、低電平基本不變（不超過規定范圍）時，允許輸入信號高、低電平的波動范圍1.定義：2.計算方法

輸入噪聲容限分為輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL。圖3.3.13給出計算輸入噪聲容限的方法。圖3.3.13CMOS反相器輸入噪聲容限示意圖

由圖中可知，如果是多個門電路相連時，前一級門電路的輸出即為后一級門電路的輸入則輸入噪聲容限為圖3.3.13CMOS反相器輸入噪聲容限示意圖VOH（min）－輸出高電平最小值VOL（max）－輸出低電平最大值VIH（min）－輸入高電平最小值VIL（max）－輸入低電平最大值輸入噪聲容限和電源電壓VDD有關，當VDD增加時，電壓傳輸特性右移，如圖3.3.14所示圖3.3.14VDD對電壓傳輸特性的影響結論：可以通過提高VDD來提高噪聲容限3.3.3CMOS反相器的靜態輸入和輸出特性CMOS反相器的靜態（不考慮輸入輸出延遲）輸入和輸出特性。一、輸入特性

輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關系。“拉電流”IIH，“灌電流”IIL引出參數：

對由MOS管所組成的CMOS電路，必須采取保護措施。圖3.3.15為CMOS反相器的兩種常用保護電路圖3.3.15CMOS反相器的兩種常用保護電路其輸入特性如圖3.3.16所示圖3.3.16CMOS反相器的輸入特性D1、D2截止D1或D2導通D1或D2導通二、輸出特性

輸出特性為從反相器輸出端看輸出電壓和輸出電流的關系，包括輸出為低電平輸出特性和輸出為高電平輸出特性1.低電平輸出特性輸入為高電平時，T1截止，T2導通，電流從負載注入T2，輸出電壓VOL隨電流增加而提高。圖3.3.17輸出為低電平時的電路IOH(max)，IOL(max)其特性曲線如圖3.3.18所示實際上是T2管漏極電流iD和漏源電壓vDS之間的關系圖3.3.18輸出為低電平時的輸出特性2.高電平輸出特性

在輸入為低電平，即vI＝VIL＝0時，此時T1導通，T2截止，如圖3.3.18所示，電流從T1管流出到負載，輸出電壓VOH＝VDD－IOHRON1隨電流增加而下降。圖3.3.18輸出為高電平時的電路電流的實際方向與所設方向相反其特性曲線如圖3.3.19所示圖3.3.19輸出為高電平時的輸出特性高電平輸出特性也和管子的輸出特性有關，而且vGS越負，電壓下降的越多3.3.4CMOS反相器的動態特性一、傳輸延遲時間tPHL和tPLH將輸出電壓變化滯后于輸入電壓變化的時間稱為傳輸延遲時間。測量上：輸入電壓后沿下降到幅值的50％與輸出前沿上升到幅值的50％之間的差值tpd－平均傳輸延遲時間，tpd＝（tPHL＋tPLH）/2tPLH－輸出由低電平跳變為高電平時的傳輸延遲時間tPHL－輸出由高電平跳變為低電平時的傳輸延遲時間測量上：輸入電壓前沿上升到幅值的50％與輸出后沿下降到幅值的50％之間的差值二、交流噪聲容限(可自學)圖3.3.20交流噪聲容限在不同VDD時交流噪聲容限與噪聲電壓作用時間的關系它反映CMOS反相器的動態抗干擾能力。其中tw

是脈沖寬度。

交流噪聲容限是在窄脈沖作用下，輸入電壓允許變化的范圍，圖3.3.20是輸入為不同寬度窄脈沖時CMOS反相器的交流噪聲容限曲線。即VNA=f（tw）門電路對窄脈沖的噪聲容限要高于直流噪聲容限。三、動態功耗(可自學)

當CMOS反相器從一種穩定工作狀態突然轉變到另一種穩定狀態過程中，將產生附加的功耗，稱為動態功耗。它包括對負載電容充放電的功耗PC和在兩個管子同時導通時的功耗PT。其中：CL－負載電容

f－輸入信號的頻率

VDD－漏極電源電壓電容充放電的功耗為兩個管子同時導通時的功耗PT為其中：CPD－功耗電容，廠家給出總的動態功耗為CMOS反相器的總功耗靜態功耗和動態功耗之和，即其中：PS－靜態功耗，由于穩定時無論輸入是高電平還是低電平，總有一個管子是截止的，故靜態功耗很小，故在計算總功耗時，一般只計算動態功耗。3.3.5其他類型的CMOS邏輯門1.CMOS與非門T1、T3為兩個并聯的PMOS，T2、T4為兩個串聯的NMOS一、其他邏輯功能的CMOS門電路工作原理：定義3V以上為“1”0.7V以下為“0”011101110100YBA

輸入MOS管狀態輸出ABT1T2T3T4Y0V0V通截通截5V0v5v導通0v導通截止截止導通截止5v0V5V通截截通5V5V0V截通通截5V5V5V截通截通0V5vT1、T3為兩個串聯的PMOS，T2、T4為兩個并聯的NMOS2.或非門：A、B有一個為“1”時，T2、T4至少有一個導通，T1、T3至少有一個截止，故輸出為低電平，Y＝0A、B同時為“0”時，T2、T4同時截止，T1、T3同時導通故輸出為高電平，Y＝1故：圖3.3.22CMOS或非門a.電路結構：工作原理：3.帶緩沖級的CMOS門電路

上面電路存在的問題：（以與非門為例）①輸出電阻RO受輸入狀態的影響；②輸出的高低電平受輸入端數目的影響

輸入端數目愈多，輸出為低電平時串聯的導通電阻越多，低電平VOL越高；輸出為高電平時，并聯電阻也多，輸出高電平VOH也提高③輸入狀態不同對電壓傳輸特性有影響，使T2、T4達到開啟電壓時，輸入電壓vI不同

改進電路均采用帶緩沖級的結構，如圖3.3.23為帶緩沖級的CMOS與非門電路圖3.3.23帶緩沖級的與非門二、漏極開路輸出的門電路（OD門）將CMOS門電路的輸出級做成漏極開路的形式，稱為漏極開路輸出的門電路，簡稱OD（Open－DrainOutput）門圖3.3.24OD輸出與非門74HC03電路結構圖OD門1.結構和符號圖3.3.2５OD門的邏輯符號2.工作原理

在使用OD門時，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上。3.OD門的特點：OD門的輸出管設計尺寸較大，可以承受很大的電流和電壓，故可以直接驅動小型繼電器。①電平轉換3.OD門的應用內部邏輯非門輸出電壓：vo電壓：VoL=0vVoH=VDD1voH=VDD2voL=0v②.“線與”的實現

普通的CMOS邏輯門輸出端不能并聯使用，為什么？CDVDDF②.“線與”的實現OD門可以將輸出端直接相接，即實現線與邏輯，工作原理為：最終實現：

在使用OD門做線與時，一定外接上拉電阻RL。但RL的大小會影響驅動門輸出電平的大小。RL上的壓降不能太大，否則高電平會低于標準值；RL上的壓降不能太小，否則低電平會高于標準值。故RL的取值要合適。上拉電阻RL的計算(自學)

設有n個OD門的輸出端并聯使用，負載為CMOS與非門的輸入端a.OD門輸出為高電平

當所有的OD門輸出管截止輸出為高電平時，其電流的方向如圖3.3.28所示OD門輸出高電平最小值若OD門輸出管輸出管截止時的漏電流為IOH，負載門高輸入為電平時的輸入電流為IIH，n為并聯OD門（驅動門）的個數，m為負載門輸入高電平電流的個數，則有b.OD門輸出為低電平

當只有一個OD門輸出管導通時，其電流的實際流向如圖3.3.29所示。其中IIL是每個負載門低電平輸入電流的絕對值；IOLmax是OD門最大允許的負載電流。則OD門輸出低電平最大值m'為負載門輸入低電平電流的個數例3.3.1試為圖3.3.32電路中的外接電阻RL選定合適的阻值。已知G1、G2為OD與非門74HC03，輸出管截止時的漏電流為IOHmax＝5μA，輸出管導通時允許的最大負載電流為IOLmax＝5.2mA。G3、G4和G5均為74HC00系列與非門，它們的低電平輸入電流和高電平輸入電流為1μA。，要求OD門的高電平VOH≥4.4V，低電平VOL≤0.33V.外接電阻RL計算例子（自學）解：驅動管輸出為高電平時驅動管輸出為低電平時則可取RL＝10kΩ三、CMOS傳輸門其中T1為NMOS管，T2為PMOS管，C和C

為一對互補控制信號圖3.3.33CMOS傳輸門

1.電路結構及邏輯符號2.工作原理

若CMOS傳輸門的一端接輸入電壓vI，另一端接負載電阻RL。圖3.3.34傳輸門的工作電路設RL>>RON，VIH＝VDD，VIL＝0。C的高低電平為VDD和0，則（1）C＝0，則C

＝1

只要vI在0～VDD之間變化，T1和T2同時截止，輸入和輸出為高阻態，傳輸門截止，輸出vo＝0（2）C＝1，C

＝0若0<vI<VDD-VGS(th)N，T1管導通，T2管截止，如圖3.3.35所示，輸出為vo＝vI；若|VGS(th)P|<vI<VDD，T1管截止，T2管導通，輸出為vo＝vI圖3.3.35CMOS的工作狀態0<vI<VDD-VGS(th)N|VGS(th)P|<vI<VDD故當vI在0～VDD變化時，總有一個管子導通，另一個管子截止，輸入和輸出呈低阻態，傳輸門導通3.特點a.由于T1和T2管的結構對稱，即漏源可以互換，故CMOS傳輸門輸入雙向器件，其輸出端和輸入端也可以互換使用；b.利用CMOS傳輸門和CMOS反相器可以組成各種復雜的邏輯電路，如一些組合邏輯電路，象數據選擇器、寄存器、計數器等。c.利用CMOS傳輸門可以組成雙向模擬開關，用來傳輸連續變化的模擬電壓信號，這一點是其它一般邏輯門無法實現的。*CMOS雙向模擬開關

四、三態輸出的CMOS門電路也稱為輸出緩沖器，輸出的狀態不僅有高電平、低電平，還有第三態－高阻態1.電路結構及邏輯符號2.工作原理其中EN

為使能端，且低電平有效，即EN

＝0，Y＝A

低電平有效當EN

＝0時，T1、T4導通，輸出為Y＝A

圖3.3.39為另一種CMOS三態非門，使能端（控制端）也是低電平有效當EN

＝1時，T1、T4截止，輸出為Y＝Z（高阻態）3.其它形式的三態門:3.其它形式的三態門(續):當EN＝1時，T2導通，Y＝A；當EN＝0時，T2、T1截止，輸出為Y＝Z（高阻態）。這種三態門使能端是高電平有效。例子自學例3.3.2CMOS門電路如圖3.3.41所示，試分析電路的邏輯功能解：當C＝0時，C

＝1，傳輸門為高阻態，故輸出Y＝Z故這是由CMOS或非門和CMOS傳輸門構成的三態或非門傳輸門當C＝1時，C

＝0，傳輸門為開啟，輸出Y＝（A＋B）則輸出邏輯式為例3.3.3試判斷圖3.3.42所示電路的輸出和輸入邏輯關系解：對于圖3.3.42（a）所示電路，其輸出、輸入真值表為其輸出邏輯式為注：為了避免傳輸門關閉時出現高阻態，可以在輸出端通過大電阻接地；也可以輸出端通過電阻接電源。這樣輸出端均會有確定的值。(b)對于圖3.3.42（b）所示電路，其輸出輸入真值表為例3.3.4電路如圖3.3.43所示。試分析其邏輯功能解：當EN

＝1時，傳輸門截止，輸出為Y＝Z（高阻態）當EN

＝0時，傳輸門開啟，CMOS反相器的輸出通過傳輸門到達輸出，使得Y＝A，故為三態輸出的反相器。a.總線結構只要分時控制各三態門的E（E

）端，就能把各個門的數據輸入信號按要求依次送到總線，進行數據傳輸。但注意使能端同一時刻這能有一個為“1”三態門的應用輸出端可以并聯，實現總線功能。電路如圖2.3.45所示，則b.數據的雙向傳輸當EN＝1時，G1輸出為Do，G2輸出為高阻態；當EN＝0時，三態門G1輸出為高阻態，G2輸出為D1＝Do3.4*其他類型的MOS集成電路（自學）3.3.6CMOS電路的正確使用（P101）一、雙極型三極管的結構（自行復習）3.5.1雙極型三極管的開關特性3.5TTL門電路二、雙極型三極管的輸入特性和輸出特性（自行復習）三、雙極型三極管的基本開關電路圖3.5.1晶體三極管開關電路三極管替代開關一、電路結構3.5.2TTL反相器的電路結構和工作原理(P116)圖3.5.9TTL反相器的電路①當vI＝VIL＝0.2V時T1飽和導通T2截止T4導通T5截止D2導通vo＝VOH≈VCC

－IC4R4－VON

≈3.4V輸出為高電平二、工作原理：0.9V3.4V0.2V0.2V設：VCC＝5V，VIL＝0.2V，VIH＝3.4V，PN結的導通壓降為VON＝0.7VT1截止T2導通T4截止T5飽和導通D2截止vo＝VOL≈VCE（sat）≈0.2V輸出為低電平則輸出和輸入的邏輯關系為②當vI＝VIH＝3.4V時圖3.5.9TTL反相器的電路2.1V0.2V3.4V0.7V1.4V無T2、T5

則

4.1V

三、電壓傳輸特性TTL反相器輸出電壓隨輸入電壓變化的曲線，稱為電壓傳輸特性，如圖3.5.10所示，其開關特性比CMOS電路差圖3.5.10TTL反相器的電壓傳輸特性CMOSVIH，VIL，VOH，VOL，VIH(min)，VIL(max)，VOH(min)，VOL(max)，a.AB段：

圖3.5.10TTL反相器的電壓傳輸特性b.BC段：

圖3.5.10TTL反相器的電壓傳輸特性c.CD段：

圖3.5.10TTL反相器的電壓傳輸特性d.DE段：

圖3.5.10TTL反相器的電壓傳輸特性三、輸入噪聲容限

圖3.5.10TTL反相器的電壓傳輸特性在保證輸出高、低電平基本不變（或者說變化大小不超出允許范圍）的條件下，輸入電平的允許波動的范圍稱為輸入端抗干擾容限（噪聲容限）。分為輸入為高電平噪聲容限VNH和輸入為低電平噪聲容限VNL。計算方法與CMOS電路一樣圖3.5.11TTL反相器噪聲容限的計算74系列典型值為：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,3.5.3TTL反相器的靜態輸入特性和輸出特性

對于TTL反相器，輸入電流隨輸入電壓的變化關系，稱為輸入特性，其輸入端的等效電路如圖3.5.12所示。一、輸入特性IIH，IIH(max)，IIL，IIL(max)當vI＝0時此電流IIS稱為輸入短路電流，在TTL門電路手冊中給出，由于和輸入電流值相近，故分析和計算時代替IIL。a.當輸入為低電平時，即vI＝0.2V，若VCC＝5V，則TTL反相器的輸入電流為圖3.5.13TTL反相器的靜態輸入特性IISD1導通輸入低電平輸入高電平b.當輸入為高電平時，即vI＝3.4V，T1發射結截止，處于倒置狀態，只有很小的反向飽和電流IIH，對于74系列的TTL門電路，IIH在40μA以下二、輸出特性對于TTL反相器，輸出電壓與輸出電流的關系，稱為輸出特性1.高電平輸出特性

當輸出為vO＝VOH時，T4、D2導通，T5截止，等效電路如圖3.5.14所示圖3.5.14輸出高電平等效電路IOH，IOH(max)IOH，IOH(max)，IOL，IOL(max)其高電平輸出特性曲線如圖3.5.15所示圖3.5.15輸出高電平特性曲線圖3.5.14輸出高電平等效電路實際方向

在

iL<5mA時，由于T4為射極輸出，故輸出電阻低，輸出電壓vo幾乎不隨負載電流變化。iL>5mA時，T4進入飽和狀態，輸出電壓vo隨負載電流變化幾乎線性下降。由于功耗限制，手冊上的高電平輸出電流要遠小于5mA，74系列最大為IOH（max）＝－0.4mA2.低電平輸出特性

當輸出為vO＝VOL時，T4、D2截止，T5導通，等效電路如圖3.5.16所示圖3.5.16輸出高電平等效電路IOL，IOL(max)其低電平輸出特性曲線如圖3.5.17所示圖3.5.16輸出高電平等效電路圖3.5.17輸出低電平特性曲線3.扇出系數（Fan-out）的計算

扇出系數就是一個門電路驅動同類型門電路的個數。也就是表示門電路的帶負載能力。G1門為驅動門，G2、G3

為負載門，N為扇出系數。當輸出為低電平時，設可帶N1個非門，則有圖3.5.18扇出系數的計算IOLIIL當輸出為高電平時，設可帶N2個非門，則有圖3.5.18扇出系數的計算IOHIIH則取N＝min｛N1，N2}圖3.5.18扇出系數的計算解：當G1輸出為低電平時，有例3.5.2如圖3.5.18所示電路中，已知74系列的反相器輸出高低電平為VOH≥3.2V,VOL≤0.2V，輸出低電平電流為IOL（max）＝16mA，輸出高電平電流為IOH（max）＝4mA，輸入低電平電流IIL＝－1mA，輸入高電平電流IIH＝40μA，試計算門G1可帶同類門的個數圖3.5.18扇出系數的計算故取N＝10，即門G1可帶同類門的個數為10個當G1輸出為高電平時，有四、輸入端的負載特性在輸入端和地之間或輸入端和信號源低電平之間接入電阻RP。

在RP<<R1（較小）時，vI隨RP幾乎線性上升。當vI上升到1.4V以后，T2和T5的發射結同時導通，將vB1鉗位在2.1V左右，此時vI不再隨RP的增加而上升。得到TTL反相器輸入端負載特性曲線

故一般對于TTL門電路，若輸入端通過電阻接地，一般當RP≤0.7KΩ時，構成低電平輸入方式；當RP≥1.5KΩ時，構成高電平輸入方式。懸空屬于這種情況例3.5.3電路如圖3.4.22所示，試寫出各個電路輸出端的表達式。解：例3.5.4在圖3.5.23所示電路中，為保證門G1輸出的高低電平能正確地傳送倒門G2地輸入端，要求當vo1=VOH時，vI2≥VIH（min）；當vo1=VOL時，vI2≤VIL（max）。試計算RP最大允許值。已知G1、G2均為74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μA解：vo1=VOH時，若使vI2≥VIH（min）

，則故取RP＝0.69kΩ當vo1=VOL時，G2門的輸入管T1導通，如圖3.5.24所示，若使vI2≤VIL（max），則練習：電路如圖3.5.25所示，試寫出各輸出端的邏輯式3.5.4TTL反相器的動態特性（自學）一、傳輸延遲時間

信號通過一級門電路的延遲時間稱為平均傳輸延遲時間，它是表示門電路工作速度的重要指標。如圖3.5.26所示圖3.5.26TTL反相器的動態波形tPHL－輸出信號下降到Vm/2相對于輸入信號上升到Vm/2之間的延遲時間原因：結電容和寄生電容的存在。TTL門的平均傳輸延時為3~40nstPLH－輸出信號上升到Vm/2相對于輸入信號下降到Vm/2之間的延遲時間二、交流噪聲

當輸入信號為窄脈沖，且接近于tpd時，輸出變化跟不上，變化很小，因此交流噪聲容限遠大于直流噪聲容限。（a）正脈沖噪聲容限圖3.5.27正脈沖噪聲容限

將輸出為高電平由額定值降到2.0V時輸入正脈沖的幅度稱為正脈沖噪聲容限，如圖3.5.27所示（b）負脈沖噪聲容限圖3.5.28負脈沖噪聲容限

將輸出為低電平由額定值上升到0.8V時輸入負脈沖的幅度稱為負脈沖噪聲容限，如圖3.5.28所示三、電源的動態尖峰電流1.兩種狀態下電源負載電流不等（空載情況下)2、動態尖峰電流3.5.5其他類型的TTL與非門一、其他邏輯功能的門電路1.與非門(P128)電路如圖3.5.29所示圖3.5.29TTL與非門電路輸入級倒相級輸出級3.5.5其他類型的TTL與非門一、其他邏輯功能的門電路2.或非門(P129自學)3.與或非門(P129自學)4.異或門(P130自學)二集電極開路與非門（OC門－OpenCollectorGate）1.推拉式輸出電路結構的局限性：

與OD門一樣，為了實現線與構，TTL與非門也可以采用集電極開路的形式

如圖3.3.35所示將推拉式TTL與非門的輸出端并聯，則當某一門