常見硬件工程師筆試題及標準答案

硬件工程師筆試題

一、電路分析：

1、競爭與冒險

在組合邏輯中，在輸入端的不同通道數字信號中經過了不同的延

時，導致到達該門的時間不一致叫競爭。因此在輸出端可能產生

短時脈沖（尖峰脈沖）的現象叫冒險。

常用的消除競爭冒險的方法有：輸入端加濾波電容、選通脈沖、

修改邏輯設計等。

2、同步與異步

同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間

沒有固定的因果關系。

同步電路：存儲電路中所有觸發器的時鐘輸入端都接同一個時鐘

脈沖源，因而所有觸發器的狀態的變化都與所加的時鐘脈沖信號

同步。

異步電路：電路沒有統一的時鐘，有些觸發器的時鐘輸入端與時

鐘脈沖源相連，只有這些觸發器的狀態變化與時鐘脈沖同步，而

其它的觸發器的狀態變化不與時鐘脈沖同步。

異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”

和“完成”信號使之同步

同步就是雙方有一個共同的時鐘，當發送時，接收方同時準備接

收。異步雙方不需要共同的時鐘，也就是接收方不知道發送方什

么時候發送，所以在發送的信息中就要有提示接收方開始接收的

信息，如開始位，結束時有停止位

3、仿真軟件：Proteus

4、Setup和Holdtime

Setup/holdtime是測試芯片對輸入信號和時鐘信號之間的時

間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，數據

穩定不變的時間。輸入信號應提前時鐘上升沿（如上升沿有效）

T時間到達芯片，這個T就是建立時間-Setuptime.如不滿足

setuptime,這個數據就不能被這一時鐘打入觸發器，只有在下

一個時鐘上升沿，數據才能被打入觸發器。保持時間是指觸發器

的時鐘信號上升沿到來以后，數據穩定不變的時間。如果hold

time不夠，數據同樣不能被打入觸發器。

5、IC設計中同步復位與異步復位的區別

同步復位在時鐘沿采集復位信號，完成復位動作。異步復位不管

時鐘，只要復位信號滿足條件，就完成復位動作。異步復位對復

位信號要求比較高，不能有毛刺，如果其與時鐘關系不確定，也

可能出現亞穩態。

6、常用的電平標準

TTL：transistor-transistorlogicgate晶體管一晶體管邏輯

門

CMOS：ComplementaryMetalOxideSemiconductor互補金屬氧

化物半導體

LVTTL（LowVoltageTTL）、LVCM0S（LowVoltageCMOS）：3.3V、

2.5V

RS232、RS485

7、TTL電平與CMOS電平

TTL電平和CMOS電平標準

TTL電平：5V供電

輸出L：<0.4V；H：>2.4V1

輸入L：<0.8V；H：>2.0V0

CMOS電平：（一般是12V供電）

輸出L：<0.l*Vcc；H：>0.9*Vcc

輸入L：<0.3*Vcc；H：>0.7*Vcc.

CMOS電路臨界值（電源電壓為+5V）

VOHmin=4.5VVOLmax=0.5V

VIHmin=3.5VVILmax=1.5V

特性區別：

CMOS是場效應管構成，TTL為雙極晶體管構成；

CMOS的邏輯電平范圍比較大（3?15V）,TTL只能在5V下工作;

CMOS的高低電平之間相差比較大、抗干擾性強，TTL則相差小,

抗干擾能力差；

CMOS功耗很小，TTL功耗較大（1?5mA/門）；

CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多

相當。

8、RS232、RS485

RS232：采用三線制傳輸分別為TXD\RXD\GND,其中TXD為發送

信號，RXD為接收信號。

全雙工，在RS232中任何一條信號線的電壓均為負邏輯關系。即:

—15v~—3v代表1

+3v~+15v代表0

RS485：采用差分傳輸（平衡傳輸）的方式，半雙工，一般有兩

個引腳A、BoAB間的電勢差U為UA-UB：

不帶終端電阻AB電勢差：+2?+6v邏輯'1'；

—2?一6v邏輯'0'；

帶終端電阻AB電勢差：大于+200mv邏輯'1，；

小于一200mv邏輯'0';注意：AB之間的電壓差不小于200mv。

波特率計算：如圖，傳輸9bit（1起始位+8數據位）花費的時

間為79usoIs傳輸的數據量為1/0.000079*9=113924,可以

推測波特設置的波特率為115200oRS485的波特率計算同理。（二

進制系統中，波特率等于比特率）

終端電阻其目的就是消耗通信電纜中的信號反射，其原因有兩

個：阻抗不連續喝阻抗不匹配。

9、CANBUS

要點（顯性與隱性電平）：

顯性位即無論總線上各節點想將總線驅動成什么樣的電平，只要

有一個節點驅動為顯性位，則總線表現為顯性位的電平；隱性位

正好相反，只有各節點都不將總線驅動成顯性位的電平，總線才

表現為隱性位對應的電平。顯性位電平為Vh-Vl=2V,邏輯上為

“0”；隱性位電平為Vh-Vl=0V,邏輯上為“1”。

CAN總線在沒有節點傳輸報文時是一直處于隱性狀態。當有節點

傳輸報文時顯性覆蓋隱性，由于CAN總線是一種串行總線，也就

是說報文是一位一位的傳輸的，而且是數字信號（0和1）,1

代表隱性，0代表顯性。在傳送報文的過程中是顯隱交替的，就

像二進制數字0101001等，這樣就能把信息發送出去，而總線空

閑的時候是一直處于隱性的。

“顯性”具有“優先”的意味，總線上執行邏輯上的線“與”時,

只要有一個單元輸出顯性電平，總線上即為顯性電平；只有所有

的單元都輸出隱性電平，總線上才為隱性電平。（顯性電平比隱

性電平更強）

隱性（邏輯'1'）：H=2.5V,L=2.5V,H-L=0V

顯示（邏輯'O'）:H=3.5V,L=l.5V,H-L=2V

共同點：CAN_BUS空閑狀態為隱性狀態，相當于串口通信

（232/485）的停止位'1'；當準備發送數據時，CAN_BUS的狀

態由隱性變成顯性，相當于串口通信（232/485）的起始位'0'。

10、KNXBUS

1、概述：KNX是Konnex的縮寫。1999年5月，歐洲三大總線協

議EIB、BatiBus和EHSA合并成立了Konnex協會，提出了KNX

協議。該協議以EIB為基礎，兼顧了BatiBus和EHSA的物理層

規范，并吸收了BatiBus和EHSA中配置模式等優點，提供了家

庭、樓宇自動化的完整解決方案。

2、總線框架:

A、總線一區域總線（15條）一主干道Q5條）一總線設備（64個）

B、15*15*64=14400個設備

C、三種結構：線形、樹形、和星形

D、KNX總線協議遵循0SI模型協議規范，并進行了合理的簡化。

由物理層、數據鏈接層、網絡層、傳輸層和應用層組成，會話層

和表示層的功能則并入應用層與傳輸層

3、配置模式:

A、S-Mode（system系統模式）

B、E-Mode（Essential簡單模式）

4、所有的總線設備連接到KNX介質上（這些介質包括雙絞線、

射頻、電力線或IP/Ethernet）,它們可以進行信息交換。總線

設備可以是傳感器也可以是執行器,所有這些功能通過一個統一

的系統就可以進行控制、監視和發送信號，不需要額外的控制中

心。

5、KNX電纜由一對雙絞線組成，其中一條雙絞線用于數據傳輸

（紅色為CE+黑色為CE-）,另一條雙絞線給電子器件提供電源。

6、所有的信號在總線上都是以串行異步傳輸（廣播）的形式進

行傳播，也就是說在任何時候，所有的總線設備總是同時接收到

總線上的信息，只要總線上不再傳輸信息時，總線設備即可獨立

決定將報文發送到總線上。

11、SPI是串行外設接口（SerialPeripheralInterface）

是一種高速的，全雙工，同步的通信總線，至少四根線；

SDI（數據輸入）、SDO（數據輸出）、SCLK（時鐘）、CS（使能）。

12、以太網

9Ethernet以太網

201B年09月12日15:0423喬本金閱讀教：12玩笠RMH更3

MAC:MediaAccessContioiler介質訪問控制層

PHY:PortPhysicalLayer瑞口物理層

A':MediaIndependentInterface媒體獨立接口

RMII;ReducedMediaIndopendontInterface簡化媒體獨立接口

OSI桃議.OpenSystemInterconnect開放系統互連參考模型

TCPJiP協議：TransmissionControlProtocol/lnternetProtocol傳輸控利協議佃特網互聯協議

TCP/IP結構時應OSI

TCPHP051

叵用仁

應用后表示層

會朝

王機到王機總5CP）《又稱幃一層J仔能層

網絡晝＜IP）僅稱宜網絡目

數據請路后

"傳口后《乂陽蝴母》

13、推挽電路和開漏輸出

推挽輸出：可以輸出高,低電平，連接數字器件；推挽結構一般是

指兩個三極管的B極和E極接在一起，總是一個三極管導通時另

一個三極管截止。

開漏輸出：輸出端相當于一個NPN三極管，集電極懸空，只能輸

出低電平或者高阻杰，必須加一個上拉電阻輸出高電平。開漏輸

出可以將多個輸出短接，共用一個上拉，此時這些開漏輸出的驅

動PIN_A、PIN_B、PIN_C“與”的關系。

vtc

Rpull-up

Loq￡c口I2

IC1inside

LocnLc勺2

TC2i21si.de

Logic'CT2

IC3inside

14、DC-DC電源和LDO電源

LDO：lowdropoutvoltageregulator低壓差線性穩壓器，故

名思意，為線性的穩壓器，僅能使用在降壓應用中。也就是輸出

電壓必需小于輸入電壓。優點：穩定性好，負載響應快。輸出紋

波小，外圍元器件少。

缺點：效率低，輸入輸出的電壓差不能太大。負載不能太大，目

前最大的LDO為5A（但要保證5A的輸出還有很多的限制條件）

DC/DC：直流電壓轉直流電壓。嚴格來講，LDO也是DC/DC的一

種，但目前DC/DC多指開關電源。包括boost（升壓）、buck（降

壓）、Boost/buck（升/降壓）和反相結構，具有高效率、高輸

出電流、低靜態電流等特點，隨著集成度的提高，許多新型DC-DC

轉換器的外圍電路僅需電感和濾波電容;但該類電源控制器的輸

出紋波和開關噪聲較大、成本相對較高。

優點：效率高，輸入電壓范圍較寬。

缺點：負載響應比LDO差，輸出紋波比LDO大。

15、基爾霍夫定律

電壓定律（回路定律）：電路中沿任何一個回路的所有電壓的代數

和為0；

電流定律（節點定律）：流入一個節點的所有電流之和等于流出該

節點的所有電流之和。

16、數字電路和模擬電路區別

數字電路只關心高低電平，模擬電路是連續變化的模擬量，表現

形式為電壓和電流的連續波動

二、常用的元器件：

1、電阻resistance：固定電阻（色環電阻/貼片電阻）、熱敏

電阻、光敏電阻、數字可調電阻

基本作用：限制電流和調節電壓；

2、電容capacitance：陶瓷電容、鋁電解電容、薄膜電容、紙

介電容、云母電容

基本作用：存儲能量（以電場方式）和隔直通交（濾波/旁路）；

容抗和電容成反比，和頻率也成反比。如果容抗用Xc表示，電

容用C表示，頻率用f表示，那么Xc=l/（2冗fC）

3、電感inductance：磁芯電感、空心電感、可調電感、阻流電

感

基本作用：存儲能量（以磁場方式）和阻交通直（抑制流過它的

電流突然變化）

電磁感應只有在外施電壓或者電流隨時間增大或減小的變化過

程中才會產生。

重點：電感的能量存儲特性可以被用在開關電源電路中，如圖升

壓電路。當mos管打開，電感存儲能量，由二極管隔斷的負載由

電容存儲能量供給。當MOS管關斷時，存儲在mos管的能量疊加

到5V電源（達到升壓的效果）。此時，電感給電容充電，同時

供給負載電流。

4、磁珠：用于抑制信號線、電源線上的高頻噪聲和尖峰干擾，

還具有吸收靜電脈沖的能力。磁珠是用來吸收超高頻信號，像一

些RF電路，PLL,振蕩電路，含超高頻存儲器電路（DDRSDRAM,

RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能

元件，用在LC振蕩電路，中低頻的濾波電路等，其應用頻率范

圍很少超過50MHZ。磁珠有很高的電阻率和磁導率，等效于電阻

和電感串聯，但電阻值和電感值都隨頻率變化。

4、二極管：正向導通，反向截至；（PN結二極管、肖特基二極

管、穩壓（齊納）二極管、發光二極管、變容二極管）

硅管：壓降是0.7V左右，耐壓高但開關速度慢，常用低頻整流

和開關；

錯管：壓降是0.2V左右，閾值電壓小，常用于RF信號檢測和低

電壓電平電路；

肖特基二極管：壓降是0.4V左右，耐壓低但開關速度快，常用

高頻整流和開關。

二極管選項考慮五大因素：反向峰值電壓/最大整流電流/響應速

度/反向漏電流/最大正向壓降。

5、三極管（晶體管）：NPN,PNP三極管；用于開關和放大電路

術語：截止區、放大區、飽和區、偏置和靜態工作點Q。

放大區電流增益：Ic=B*Ib,B是電流增益，典型值10-500,Ic

最大為80-600mAo只有工作在放大區，即對于流過晶體管的電

流和加在晶體管電壓大小都有限制的，才存在電流增益。當lb

過大或過小，放大系數B都會變小。只有lb為常量，即靜態工

作點才由有最大的電流增益。

放大區：Ie=Ic+Ib=（B+l）Ib

達林頓管：把兩個三極管連在一起，工作電流更大，放大倍數B

更大（2B）等效晶體管電路。

6、MOS管（場效應管）：結型場效應管、金屬氧化物晶體管（耗

盡型和增強型）、單結場效應管。除了增強型導通方向跟晶體管

一致，其他均相反。常用是增強型。

普通晶體管是電流控制元件，通過控制基極電流達到控制集電極

電流或發射極電流的目的，到信號源必須提供一定的電流才能工

作。

MOS管則是電壓控制元件，它的輸出電流決定于輸入端電壓的大

小，基本上不需要信號源提供電流，所以它的輸入電阻很高，這

是它的突出特點。它廣泛應用于放大電路和數字電路。

7、運算放大器

負反饋：把輸出信號反饋到反相輸入端，輸出端輸出信號電壓取

決與反饋電阻。

計算公式：Vout=-Vin（Rf/Rin）o反饋電阻越大，輸出越大，輸

出反饋到輸入的值就越小。

8、邏輯門電路

非門NOT、與門AND、與非門NAND、或門OR、或非門NOR

異或門XOR

同或門XNOR

硬件工程師面試題集

（DSP,嵌入式系統，電子線路，通訊，微電子，半導體）

--ReaLYamede1、下面是一些基本的數字電路知識問題，請簡

要回答之。

(1)什么是Setup和Hold時間？

答：Setup/HoldTime用于測試芯片對輸入信號和時鐘信號之間

的時間要求。建立時間(SetupTime)是指觸發器的時鐘信號上升

沿到來以前，數據能夠保持穩定不變的時間。輸入數據信號應提

前時鐘上升沿(如上升沿有效)T時間到達芯片，這個T就是建立

時間通常所說的SetupTime。如不滿足SetupTime,這個數據就

不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿到來時，

數據才能被打入觸發器。保持時間(HoldTime)是指觸發器的時

鐘信號上升沿到來以后，數據保持穩定不變的時間。如果Hold

Time不夠，數據同樣不能被打入觸發器。

(2)什么是競爭與冒險現象？怎樣判斷？如何消除？

答：在組合邏輯電路中，由于門電路的輸入信號經過的通路不盡

相同，所產生的延時也就會不同，從而導致到達該門的時間不一

致，我們把這種現象叫做競爭。由于競爭而在電路輸出端可能產

生尖峰脈沖或毛刺的現象叫冒險。如果布爾式中有相反的信號則

可能產生競爭和冒險現象。解決方法:一是添加布爾式的消去項,

二是在芯片外部加電容。

(3)請畫出用D觸發器實現2倍分頻的邏輯電路

答：把D觸發器的輸出端加非門接到D端即可，如下圖所示：

>y1/OUTPUT

R——

1""V

(4)什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要

求？

答：線與邏輯是兩個或多個輸出信號相連可以實現與的功能。在

硬件上，要用0C門來實現(漏極或者集電極開路)，為了防止因

灌電流過大而燒壞0C門，應在0C門輸出端接一上拉電阻(線或

則是下拉電阻)。

(5)什么是同步邏輯和異步邏輯？同步電路與異步電路有何區

別？

答：同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘

之間沒有固定的因果關系.電路設計可分類為同步電路設計和異

步電路設計。同步電路利用時鐘脈沖使其子系統同步運作，而異

步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”

和“完成”信號使之同步。異步電路具有下列優點：無時鐘歪斜

問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和

可復用性。

(7)你知道那些常用邏輯電平？TTL與COMS電平可以直接互

連嗎？

答：常用的電平標準，低速的有RS232、RS485、RS422、TTL、

CMOS、LVTTL、LVCMOS.ECL、ECL、LVPECL等，高速的有LVDS、

GTL、PGTL、CML、HSTL、SSTL等。

一般說來，CMOS電平比TTL電平有著更高的噪聲容限。如果不

考慮速度和性能，一般TTL與CMOS器件可以互換。但是需要注

意有時候負載效應可能引起電路工作不正常，因為有些TTL電

路需要下一級的輸入阻抗作為負載才能正常工作。

（6）請畫出微機接口電路中，典型的輸入設備與微機接口邏輯示

意圖（數據接口、控制接口、鎖存器/緩沖器）

典型輸入設備與微機接口的邏輯示意圖如下：

2、你所知道的可編程邏輯器件有哪些？

答：ROM（只讀存儲器）、PLA（可編程邏輯陣列）、FPLA（現場可編

程邏輯陣列）、PAL（可編程陣列邏輯）GAL（通用陣列邏輯），

EPLD（可擦除的可編程邏輯器件）、FPGA（現場可編程門陣列）、

CPLD（復雜可編程邏輯器件）等，其中ROM、FPLA、PAL、GAL、EPLD

是出現較早的可編程邏輯器件，而FPGA和CPLD是當今最流行

的兩類可編程邏輯器件。FPGA是基于查找表結構的，而CPLD是

基于乘積項結構的。

3、用VHDL或VERILOG、ABLE描述8位D觸發器邏輯

4、請簡述用EDA軟件(如PROTEL)進行設計(包括原理圖和PCB

圖)到調試出樣機的整個過程，在各環節應注意哪些問題？

答：完成一個電子電路設計方案的整個過程大致可分：(1)原理

圖設計(2)PCB設計⑶投板(4)元器件焊接⑸模塊化調試(6)整

機調試。注意問題如下：

(1)原理圖設計階段

注意適當加入旁路電容與去耦電容；

注意適當加入測試點和0歐電阻以方便調試時測試用；

注意適當加入0歐電阻、電感和磁珠(專用于抑制信號線、電

源線上的高頻噪聲和尖峰干擾)以實現抗干擾和阻抗匹配；

(2)PCB設計階段

自己設計的元器件封裝要特別注意以防止板打出來后元器件無

法焊接；

FM部分走線要盡量短而粗，電源和地線也要盡可能粗；

旁路電容、晶振要盡量靠近芯片對應管腳；

注意美觀與使用方便；

⑶投板

說明自己需要的工藝以及對制板的要求；

(4)元器件焊接

防止出現芯片焊錯位置，管腳不對應；

防止出現虛焊、漏焊、搭焊等；

(5)模塊化調試

先調試電源模塊，然后調試控制模塊，然后再調試其它模塊；

上電時動作要迅速，發現不會出現短路時在徹底接通電源；

調試一個模塊時適當隔離其它模塊；

各模塊的技術指標一定要大于客戶的要求；

（6）整機調試

如提高靈敏度等問題

5、基爾霍夫定理

KCL：電路中的任意節點，任意時刻流入該節點的電流等于流出

該節點的電流（KVL同理）6、描述反饋電路的概念，列舉他們

的應用

反饋是將放大器輸出信號（電壓或電流）的一部分或全部，回收到

放大器輸入端與輸入信號進行比較（相加或相減），并用比較所得

的有效輸入信號去控制輸出，負反饋可以用來穩定輸出信號或者

增益，也可以擴展通頻帶，特別適合于自動控制系統。正反饋可

以形成振蕩，適合振蕩電路和波形發生電路。

7、負反饋種類及其優點

電壓并聯反饋，電流串聯反饋，電壓串聯反饋和電流并聯反饋

降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大

器的線性和非線性失真，有效地擴展，放大器的通頻帶，自動調

節作用

8、放大電路的頻率補償的目的是什么，有哪些方法

頻率補償是為了改變頻率特性，減小時鐘和相位差，使輸入輸出

頻率同步

相位補償通常是改善穩定裕度，相位補償與頻率補償的目標有時

是矛盾的

不同的電路或者說不同的元器件對不同頻率的放大倍數是不相

同的,如果輸入信號不是單一頻率，就會造成高頻放大的倍數大,

低頻放大的倍數小，結果輸出的波形就產生了失真

放大電路中頻率補償的目的：一是改善放大電路的高頻特性，二

是克服由于引入負反饋而可能出現自激振蕩現象，使放大器能夠

穩定工作。

在放大電路中，由于晶體管結電容的存在常常會使放大電路頻率

響應的高頻段不理想，為了解決這一問題，常用的方法就是在電

路中引入負反饋。然后，負反饋的引入又引入了新的問題，那就

是負反饋電路會出現自激振蕩現象,所以為了使放大電路能夠正

常穩定工作，必須對放大電路進行頻率補償。

頻率補償的方法可以分為超前補償和滯后補償，主要是通過接入

一些阻容元件來改變放大電路的開環增益在高頻段的相頻特性,

目前使用最多的就是鎖相環

9、有源濾波器和無源濾波器的區別

無源濾波器：這種電路主要有無源元件R、L和C組成；

有源濾波器：集成運放和R、C組成，具有不用電感、體積小、

重量輕等優點。集成運放的開環電壓增益和輸入阻抗均很高，輸

出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作

用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率

難以做得很高。

10、名詞解釋：SRAM、SSRAM、SDRAM、壓控振蕩器(VCO)

SRAM：靜態RAM；DRAM：動態RAM；SSRAM：SynchronousStatic

RandomAccessMemory同步靜態隨機訪問存儲器，它的一種類

型的SRAM。SSRAM的所有訪問都在時鐘的上升/下降沿啟動。地

址、數據輸入和其它控制信號均與時鐘信號相關。

這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘，數據

輸入和輸出都由地址的變化控制。SDRAM：SynchronousDRAM同

步動態隨機存儲器。

11、名詞解釋:IRQ、BIOS、USB、VHDL、SDRO

(1)IRQ：中斷請求

(2)BIOS：BIOS是英文"BasicInputOutputSystem"的縮略語，

直譯過來后中文名稱就是"基本輸入輸出系統，其實，它是一組

固化到計算機內主板上一個ROM芯片上的程序，它保存著計算

機最重要的基本輸入輸出的程序、系統設置信息、開機后自檢程

序和系統自啟動程序。其主要功能是為計算機提供最底層的、最

直接的硬件設置和控制。

(3)USB：USB,是英文UniversalSerialBUS(通用串行總線)

的縮寫，而其中文簡稱為“通

串線，是一個外部總線標準，用于規范電腦與外部設備的連接和

通訊。

(4)VHDL：VHDL的英文全寫是：VHSIC(VeryHighSpeed

IntegratedCircuit)HardwareDescriptionLanguage.翻譯

成中文就是超高速集成電路硬件描述語言。主要用于描述數字系

統的結構、行為、功能和接口。

(5)SDR：軟件無線電，一種無線電廣播通信技術，它基于軟件

定義的無線通信協議而非通過硬連線實現。換言之，頻帶、空中

接口協議和功能可通過軟件下載和更新來升級，而不用完全更換

硬件。SDR針對構建多模式、多頻和多功能無線通信設備的問題

提供有效而安全的解決方案。

12、單片機上電后沒有運轉，首先要檢查什么

首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源

引腳之間的電壓，看是否是電源電壓，例如常用的5Vo接下來

就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開

復位按鈕的電壓值，看是否正確。然后再檢查晶振是否起振了，

一般用示波器來看晶振引腳的波形，注意應該使用示波器探頭的

“X10”檔。另一個辦法是測量復位狀態下的10口電平，按住

復位鍵不放，然后測量10口(沒接外部上拉的P0口除外)的電

壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有

起振。另外還要注意的地方是，如果使用片內ROM的話(大部分

情況下如此，現在已經很少有用外部擴ROM的了)，一定要將EA

引腳拉高，否則會出現程序亂跑的情況。如果系統不穩定的話，

有時是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳

之間接上一個0.luF的電容會有所改善。如果電源沒有濾波電

容的話，則需要再接一個更大濾波電容，例如220uF的。遇到

系統不穩定時，就可以并上電容試試（越靠近芯片越好）。

13、最基本的三極管曲線特性

答：三極管的曲線特性即指三極管的伏安特性曲線，包括輸入特

性曲線和輸出特性曲線。輸入特性是指三極管輸入回路中，加在

基極和發射極的電壓VBE與由它所產生的基極電流IB之間的

關系。輸出特性通常是指在一定的基極電流IB控制下，三極管

的集電極與發射板之間的電壓VCE同集電極電流IC的關系

圖（1）典型輸入特性曲線

圖(2)典型輸出特性曲線

圖(3)直、交流負載線，功耗線

14、什么是頻率響應，怎么才算是穩定的頻率響應，簡述改變頻

率響應曲線的幾個方法答：這里僅對放大電路的頻率響應進行說

明。在放大電路中，由于電抗元件(如電容、電感線圈等)及晶體

管極間電容的存在，當輸入信號的頻率過低或過高時，放大電路

的放大倍數的數值均會降低，而且還將產生相位超前或之后現

象。也就是說，放大電路的放大倍數(或者稱為增益)和輸入信號

頻率是一種函數關系，我們就把這種函數關系成為放大電路的頻

率響應或頻率特性。放大電路的頻率響應可以用幅頻特性曲線和

相頻特性曲線來描述，如果一個放大電路的幅頻特性曲線是一條

平行于X軸的直線（或在關心的頻率范圍內平行于X軸），而相

頻特性曲線是一條通過原點的直線（或在關心的頻率范圍是條通

過原點的直線），那么該頻率響應就是穩定的

改變頻率響應的方法主要有：（1）改變放大電路的元器件參數；

（2）引入新的元器件來改善現有放大電路的頻率響應；（3）在原

有放大電路上串聯新的放大電路構成多級放大電路。

15、給出一個差分運放，如何進行相位補償，并畫補償后的波特

圖

答：隨著工作頻率的升高，放大器會產生附加相移，可能使負反

饋變成正反饋而引起自激。進行相位補償可以消除高頻自激。相

位補償的原理是：在具有高放大倍數的中間級，利用一小電容C

（幾十?幾百微微法）構成電壓并聯負反饋電路。可以使用電容

校正、RC校正

分別對相頻特性和幅頻特性進行修改。

波特圖就是在畫放大電路的頻率特性曲線時使用對數坐標。波特

圖由對數幅頻特性和對數相頻特性兩部分組成，它們的橫軸采用

對數刻度lgf,幅頻特性的縱軸采用lg|Au|表示，單位為dB；

相頻特性的縱軸仍用6表示。

高通電路與低通電路的波樗圖

(。高通電籍波特國(b)低電電箭波特里

16、基本放大電路的種類及優缺點，廣泛采用差分結構的原因

基本放大電路按其接法分為共基、共射、共集放大電路。

共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路

中居中，輸出電阻較大，頻帶較窄

共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放

大倍數和輸出電阻與共射放大電路相當，頻率特性是三種接法中

最好的電路。常用于寬頻帶放大電路。

共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電

阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點。常用于

電壓大電路的輸入級和輸出級，在功率放大電路中也常采用射極

輸出的形式。

廣泛采用差分結構的原因是差分結構可以抑制溫度漂移現象。

17、給出一差分電路，已知其輸出電壓Y+和丫-，求共模分量和

差模分量

設共模分量是Yc,差模分量是Yd,則可知其輸

Y+=Yc+YdY-=Yc-Yd可得Yc=(Y++Y-)/2Yd=(Y+-Y-)/2

18、畫出一個晶體管級的運放電路，說明原理

下圖(a)給出了單極性集成運放C14573的電路原理圖，圖(b)為

其放大電路部分：

圖(a)C14573電路原理圖圖(b)C14573的放大電路部分

圖(a)中Tl,T2和T7管構成多路電流源，為放大電路提供靜態

偏置電流，把偏置電路簡化后，就可得到圖(b)所示的放大電路

部分。

第一級是以P溝道管T3和T4為放大管、以N溝道管T5和T6

管構成的電流源為有源負載，采用共源形式的雙端輸入、單端輸

出差分放大電路。由于第二級電路從T8的柵極輸入，其輸入電

阻非常大，所以使第一級具有很強的電壓放大能力。

第二級是共源放大電路，以N溝道管T8為放大管，漏極帶有源

負載，因此也具有很強的電壓放大能力。但其輸出電阻很大，因

而帶負載能力較差。電容C起相位補償作用。

19、電阻R和電容C串聯，輸入電壓為R和C之間的電壓，輸出

電壓分別為C上電壓和R上電壓，求這兩種電路輸出電壓的頻譜,

判斷這兩種電路何為高通濾波器，何為低通濾波器。當RCXC""

P->

答：當輸出電壓為C上電壓時：電路的頻率響應為

]

H(o))=------------=------------

口11+jeRC

j(oC

記輸入電壓頻譜為E（w）,則輸出電壓的頻譜為

月㈤二H⑹耳⑷=1T^耳⑷

當輸出電壓為c上電壓時:

電路的頻率響應為：

H⑼=-----"j-=----—

R+-----1+------

ja)CJ^RC

記愉入電壓頻譜為e（w）,則輸出電壓的頻譜為

="(◎)*(⑼=-----j—”（0）

1H-------

jcoRC

從電路的頻率響應不難看出輸出電壓加在C上的為低通濾波器,

輸出電壓加在R上的為高通濾波器,RC?=',np=nn>

20、選擇電阻時要考慮什么？

主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。

21、在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低

電平，這個單管你會用P管還是N管，為什么

答：用N管。N管傳遞低電平，P管傳遞高電平。N管的閾值

電壓為正，P管的閾值電壓為負。在N管柵極加VDD,在漏極加

VDD,那么源級的輸出電壓范圍為。到VDD-Vth,因為N管的導

通條件是Vgs>Vth,當輸出到達VDD-Vth時管子已經關斷了。所

以當柵壓為VDD時，源級的最高輸出電壓只能為VDD-Vth。這叫

閾值損失。N管的輸出要比柵壓損失一個閾值電壓。因此不宜用

N管傳輸高電平。P管的輸出也會比柵壓損失一個閾值。同理柵

壓為。時，P管源級的輸出電壓范圍為VDD到IVthl,因此不

宜用P管傳遞低電平。

22、畫電流偏置的產生電路，并解釋。

基本的偏置電流產生電路包括鏡像電流源、比例電流源和微電流

源三種。

下面以鏡像電流源電路為例進行說明：

該耦蛹惶翎岫好TQ相由血肝TQ糖郵

MWTO工作楹境禮雕鈾

卜場腳TO抑怖對帆橢淅昭斛崛t

岫于懶冊滯即廣集雄螭兒=%3=%

洲電雕麟雅,虬禮甄砌橢雌髓髓

M.R中觸蹣疑.

^col1

T°<WrsT,

23、畫出施密特電路，求回差電壓。

答：下圖是用CMOS反相器構成的施密特電路:

5-a丫-f

GiG?V)-1^0—v6

(?)(b)

用CMOS反相器構成的施密特觸發器

(■)電路圖(b)圖形符號

假定反相器G1和G2是CMOS電路，它們的閾值電壓為VTH=

Rx<Rlo

當％=0時，因G「G2接成了正反饋電路，所以乙=%=0。這

人&A*?0o

當州從0逐漸升高并達到外=時，由于G1進入了電壓傳輸*

區(放大區)，所以％的增加將引發如下的正反饋過程

“At---->?01]----T

t|

于是電路的狀態迅速地轉換為“0=%H3〃DD。由此便可以求出qI

電路狀態發生轉換時對應的輸入電平匕…因為這時有

R2

Kl+嗎

所以％=\~％=(1+豺噎

稱為正向閾值電壓。

,當叫從商電平均D逐漸下降并達到V*='時，染的下降會引發:

憒過程?

PAI-----^ott-----FI

.TI

使電路的狀態迅速轉換為』=V“3。。由此又可以求出V,下降過程H

態發生轉換時對應的輸入電平/.。由于這時有

所以%-=啖7匕"H-云VDD

將匕)D=2Vn,代人上式后得到

'=(1-

七一稱為負向閾值電壓。

我們將看.與匕一之差定義為回差電壓即

因此回差電壓為：1122

2TTHDDRRVVVRR?==24、LC正弦波振蕩器有哪幾種三

點式振蕩電路，分別畫出其原理圖。

答：主要有兩種基本類型：電容三點式電路和電感三點式電路。

下圖中(a)和(b)分別給出了其原理電路及其等效電路

?)?款電曙

(a)電容三點式振蕩電路

(b)電感三點式振蕩電路

25、DAC和ADC的實現各有哪些方法？

實現DAC轉換的方法有：權電阻網絡D/A轉換，倒梯形網絡

D/A轉換，權電流網絡

D/A轉換、權電容網絡D/A轉換以及開關樹形D/A轉換等。

實現ADC轉換的方法有：并聯比較型A/D轉換，反饋比較型A/D

轉換，雙積分型A/D轉換和V-F變換型A/D轉換。

26、A/D電路組成、工作原理

A/D電路由取樣、量化和編碼三部分組成，由于模擬信號在時間

上是連續信號而數字信號在時間上是離散信號，因此A/D轉換

的第一步就是要按照奈奎斯特采樣定律對模擬信號進行采樣。又

由于數字信號在數值上也是不連續的，也就是說數字信號的取值

只有有限個數值，因此需要對采樣后的數據盡量量化，使其量化

到有效電平上，編碼就是對量化后的數值進行多進制到二進制二

進制的轉換。

27、為什么一個標準的倒相器中P管的寬長比要比N管的寬長

比大？

和載流子有關，P管是空穴導電，N管電子導電，電子的遷移率

大于空穴，同樣的電場下，N管的電流大于P管，因此要增大P

管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相

等、高低電平的噪聲容限一樣、充電和放電是時間相等

28、鎖相環有哪幾部分組成？

鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL）鎖相環的特

點是:利用外部輸入的參考信號控制環路內部振蕩信號的頻率和

相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟

蹤,所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，

當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電

壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，

這就是鎖相環名稱的由來鎖相環通常由鑒相器（PD）、環路濾波

器（LF）和壓控振蕩器（VCO）三部分組成。鎖相環中的鑒相器

又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位

差，并將檢測出的相位差信號轉換成電壓信號輸出，該信號經低

通濾波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號

的頻率實施控制。

29、用邏輯門和COMS電路實現AB+CD

這里使用與非門實現：

(a)用邏輯門實現

(b)用CMOS電路組成的與非門

圖(a)給出了用與非門實現AB+CD,圖(b)給出了用CMOS電路組

成的與非門，將圖(b)代入圖(a)即可得到用CMOS電路實現

AB+CD的電路。

30、用一個二選一mux和一個inv實現異或

假設輸入信號為A、B,輸出信號為Y=A'B+AB'。則用一個二選

一mux和一個inv實現異或的電路如下圖所示:

e：>Oc>-------DI

31、給了reg的Setup和Hold時間，求中間組合邏輯的Delay

范圍

假設時鐘周期為Tclk,reg的Setup和Hold時間分別記為

Setup和Holdo則有：

Hold<Delay<TM-Setup

32、如何解決亞穩態

亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的

狀態。當一個觸發器進入亞穩態時，既無法預測該單元的輸出電

平，也無法預測何時輸出才能穩定在某個正確的電平上。在亞穩

態期間，觸發器輸出一些中間級電平，或者可能處于振蕩狀態，

并且這種無用的輸出電平可以沿信號通道上的各個觸發器級聯

式傳播下去。解決方法主要有：（1）降低系統時鐘；（2）用反應更

快的FF；（3）引入同步機制，防止亞穩態傳播；（4）改善時鐘質

量，用邊沿變化快速的時鐘信號；（5）使用工藝好、時鐘周期裕

量大的器件

33、集成電路前端設計流程，寫出相關的工具。

集成電路的前端設計主要是指設計IC過程的邏輯設計、功能仿

真，而后端設計則是指設計IC過程中的版圖設計、制板流片。

前端設計主要負責邏輯實現，通常是使用verilog/VHDL之類語

言，進行行為級的描述。而后端設計，主要負責將前端的設計變

成真正的schematic&layout,流片，量產。

集成電路前端設計流程可以分為以下幾個步驟：(1)設計說明書；

(2)行為級描述及仿真；

(3)RTL級描述及仿真；(4)前端功能仿真。

硬件語言輸入工具有SUMMIT,VISUALHDL,MENTOR和RENIOR等；

圖形輸入工具有：Composer(cadence),Viewlogic(viewdraw)

等；

數字電路仿真工具有：Verolog：CADENCE.Verolig-XL、

SYNOPSYS.VCS、MENTOR.Modle-sim

VHDL：CADENCE,NC-vhdhSYNOPSYS.VSS、MENTOR.Modle-sim

模擬電路仿真工具：HSpicePspice,

34、是否接觸過自動布局布線，請說出一兩種工具軟件，自動布

局布線需要哪些基本元素Protel99seORcadAllegroPads2007

powerpcb焊盤阻焊層絲印層互聯線注意模擬和數字分區域放置

敏感元件應盡量避免噪聲干擾信號完整性電源去耦

35、描述你對集成電路工藝的認識

集成電路是采用半導體制作工藝，在一塊較小的單晶硅片上制作

上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂

道布線的方法將元器件組合成完整的電子電路。(一)按功能結

構分類

模擬集成電路和數字集成電路

（二）按制作工藝分類

厚膜集成電路和薄膜集成電路。

（三）按集成度高低分類

小規模集成電路、中規模集成電路、大規模集成電路和超大規模

集成電路

（四）按導電類型不同分類

雙極型集成電路和單極型集成電路。

雙極型集成電路的制作工藝復雜，功耗較大，代表集成電路有

TTL、ECL、HTL、LST-TL、STTL等類型

單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規模

集成電路，代表集成電路有CMOS、NMOS、PMOS等類型

36、列舉幾種集成電路典型工藝，工藝上常提到0.25,0.18指的

是什么

制造工藝：我們經常說的0.18微米、0.13微米制程，就是指制

造工藝了。制造工藝直接關系到cpu的電氣性能，而0.18微米、

0.13微米這個尺度就是指的是cpu核心中線路的寬度,MOS管是

指柵長。

37、請描述一下國內的工藝現狀

38、半導體工藝中，摻雜有哪幾種方式

39、描述CMOS電路中閂鎖效應產生的過程及最后的結果

Latch-up閂鎖效應，又稱寄生PNPN效應或可控硅整流器（SCR,

SiliconControlledRectifier）效應。在整體硅的CMOS管下，

不同極性攙雜的區域間都會構成P-N結，而兩個靠近的反方向的

P-N結就構成了一個雙極型的晶體三極管。因此CMOS管的下面

會構成多個三極管，這些三極管自身就可能構成一個電路。這就

是MOS管的寄生三極管效應。如果電路偶爾中出現了能夠使三極

管開通的條件，這個寄生的電路就會極大的影響正常電路的運

作，會使原本的MOS電路承受比正常工作大得多的電流，可能使

電路迅速的燒毀。Latch-up狀態下器件在電源與地之間形成短

路，造成大電流、EOS（電過載）和器件損壞。

40、解釋latch-up現象和Antennaeffect和其預防措施.

41、什么叫窄溝效應

當JFET或MESFET溝道較短，＜lum的情況下，這樣的器件溝道

內電場很高，載流子民飽合速度通過溝道，因而器件的工作速度

得以提高，載流子漂移速度，通常用分段來描述，認為電場小于

某一臨界電場時，漂移速度與近似與電場強成正比，遷移率是常

數，當電場高于

臨界時，速度飽和是常數。所以在短溝道中，速度是飽和的，漏

極電流方程也發生了變化，這種由有況下飽和電流不是由于溝道

夾斷引起的而是由于速度飽和

42、用波形表示D觸發器的功能

以電平觸發為例進行說明，D觸發器的功能描述如下：當時鐘信

號為低電平時，觸發器不工作，處于維持狀態。當時鐘信號為高

電平時，D觸發器的功能為：若D=0,則觸發器次態為0；若D=l,

則觸發器次態為lo下圖以波形形式來描述D觸發器的功能:

CP

D

。L

43、用傳輸門和倒向器組成的邊沿D觸發器如下圖:

44、畫狀態機，接受1、2、5分錢的賣報機，每份報紙5分錢。

取投幣信號為輸入邏輯變量，投入一枚5分硬幣是用A=1表示,

未投入時用A=0表示；投入一枚2分硬幣是用B=1表示，未投

入時用B=0表示；投入一枚1分硬幣是用C=1表示，未投入時

用C=0表示。由于每次最多只能投入一枚硬幣，因此除了

ABC=000、ABC=001、ABC=010和ABC=100四種狀態為合法狀態，

其它四種狀態為非法狀態。假設投入3個2分硬幣或者投入4

個1分硬幣和1個2分硬幣后，賣報機在給出報紙的同時會

找會1個1分硬幣。這是輸出變量有兩個,分別用Y和Z表示。

給出報紙時Y=l,不給時Y=0；找回1個1分硬幣時Z=l,不找

時Z=0。同時假定未投幣時賣報機的初始狀態為SO,從開始到當

前時刻共投入的硬幣面值為1分記為S1,為2分時記為S2,

為3分記為S3,為4分時記為S4o

由上面的分析可以畫出該狀態機的狀態轉換表，如下表所示（方

便起見，這里給出輸入變量為非法狀態時的轉換表）

000001010100

SOSO/OOSLOOS200SO10

SISI00S200S300XXX

S2S200S3,00S400x/xx

S3S3/00S400S0/10x/xx

S4S400SO10SO/llx/xx

狀態圖如下所示

100/10

45、用與非門等設計全加法器

設加數為A和B,低位進位為C,和為Sum,進位位為Cout,則

用與非門設計的全加器如下圖

如果非門也用與非門實現的話，只需將與非門的兩個輸入端連

接，置換到非門即可

46、RS232c高電平脈沖對應的TTL邏輯是？

首先解釋一下什么是正邏輯和負邏輯。正邏輯：用高電平表示邏

輯1,用低電平表示邏輯0。負邏輯：用低電平表示邏輯1,用

高電平表示邏輯0。在數字系統的邏輯設計中，若采用NPN晶體

管和NM0S管，電源電壓是正值，一般采用正邏輯。若采用的是

PNP管和PM0S管，電源電壓為負值，則采用負邏輯比較方便。

除非特別說明，一般電路都是采用正邏輯

對于RS232C的數據線，邏輯1(MARK)=-3V--15V；邏輯

0(SPACE)=+3?"F15V,因此對應的TTL邏輯為負邏輯。

47、VC0是什么，什么參數(壓控振蕩器)？

VC0即壓控振蕩器，在通信系統電路中，壓控振蕩器(VC0)是其

關鍵部件，特別是在鎖相環電路、時鐘恢復電路和頻率綜合器等

電路中。VC0的性能指標主要包括：頻率調諧范圍，輸出功率,

（長期及短期）頻率穩定度，相位噪聲，頻譜純度，電調速度，推

頻系數，頻率牽引等。

48、什么耐奎斯特定律，怎么由模擬信號轉為數字信號

答：奈奎斯特定律包括奈奎斯特低通采樣定律和奈奎斯特帶遁

奈奎斯特低通采樣定律：若一個連續模擬信號s⑴的最高頻率

間隔時間為7；￡1心力j的周期性沖激脈沖對其進行抽樣時，s（r）將

所完全確定。

奈奎斯特帶通采樣定律：假設帶通信號5（f）的頻帶限制在九與

頻譜最低頻率大于無，最高頻率小于心。信號帶寬3=啟-力，：

表示為：

fn=nB+kB0?左v1

式中〃=L/H/8」，這時，能飲且出原帶通信號的最小抽樣頻率為

將模擬信號轉為數字信號分為三個步驟：抽樣、量化和編碼。

49、用D觸發器做個4進制的計數器

由于是4進制計數器，因此只需兩個D觸發器即可，記進位輸

出為Cout,時鐘信號為CLK,則利用D觸發器和門電路組成的4

進制計數器如下圖：

50、鎖存器、觸發器、寄存器三者的區別

觸發器：能夠存儲一位二值信號的基本單元電路統稱為“觸發

o

鎖存器：一位觸發器只能傳送或存儲一位數據，而在實際工作中

往往希望一次傳送或存儲多位數據。為此可把多個觸發器的時鐘

輸入端CP連接起來，用一個公共的控制信號來控制，而各個數

據端口仍然是各處獨立地接收數據。這樣所構成的能一次傳送或

存儲多位數據的電路就稱為“鎖存器”。

寄存