2.5TTL和CMOS集成門接口問題及使用注意事項

1.TTL與CMOS系列之間的接口問題

TTL電路和CMOS電路接口時，無論是用TTL電路驅動CMOS電路還是用CMOS電路驅動TTL電路，驅動門都必須為負載門提供合乎標準的高、低電平和足夠的驅動電流。(1)TTL與CMOS電路的接口問題當多種邏輯器件混合使用時，一般需要考慮的是電平是否兼容以及帶負載能力兩方面。a.用TTL電路驅動CMOS電路

(a)當用TTL電路驅動4000系列和HC系列CMOS電路(兩者的電源電壓相近)時，必須設法將TTL電路的輸出高電平提升到3.5V以上。此時可以在TTL電路的輸出端接一個上拉電阻至電源VCC(+5V)。如果CMOS電路的電源較高(VDD>>VCC)，TTL的輸出端仍可接一上拉電阻，但需使用集電極開路門電路。另一種方案是采用一個專用的CMOS電平移動器，它由兩種直流電源VCC和VDD供電，電平移動器接收TTL電平(對應于VCC)，而輸出CMOS電平(對應于VDD)，電路如圖所示。(b)用TTL電路驅動HCT系列和ACT系列的CMOS門電路時，因兩類電路性能兼容，故可以直接相接，不需外加元件和器件。

(2)用CMOS電路驅動TTL電路由于CMOS驅動電流較小(特別是輸出低電平時)，所以對TTL電路的驅動能力很有限。例如，CD4069(六反相器)只能直接驅動兩個74LS系列門負載，提高CMOS電路驅動能力常用的方法：a.將同一封裝內的門電路并聯使用。b.采用CMOS驅動器c.采用CMOS漏極開路門(OD門)d.用三極管反相器作為接口電路，可用三極管電流放大器擴展電流驅動能力。2.5.2

使用TTL門的幾個實際問題1.輸入端電阻對TTL門工作狀態的影響

T2

T1

T3

+VCC

R

R1

R1

iB2

uI+－

uB1

iR

iB1當uI≈0.7V時，uB1達到1.4V，T1的集電結和T2的發射結導通，但T3仍截止。當自零開始逐漸增加R，則uI和uB1隨之增加，T2一直處于截止狀態；

T2

T1

T3

+VCC

R

R1

R1

iB2

uI+－

uB1

iR

iB1隨著R增加，uI和uBI將繼續增加。當uI≈1.4V時T3導通，輸出低電平。這時uBI被鉗制在2.1V，反過來使uI也限制在約1.4V。以后再增加R，則uI基本上維持在1.4V不變，這時iR將隨R的增加而相應減小。典型TTL與非門的ROFF=0.7kΩRON=2kΩ

T2

T1

T3

+VCC

R

R1

R1

iB2

uI+－

uB1

iR

iB1為使與非門可靠地工作在關門狀態，R所允許的最大阻值叫該與非門的關門電阻，記作ROFF。為使與非門可靠地工作在開門狀態，R所允許的最小阻值叫該與非門的開門電阻，記作RON。若R≥2kΩ，則該端相當于輸入邏輯高電平。在工程技術中，常取ROFF=0.5kΩRON=2kΩ

T2

T1

T3

+VCC

R

R1

R1

iB2

uI+－

uB1

iR

iB1即當TTL與非門的某一輸入端通過電阻R接地時：若R≤0.5kΩ，則該端相當于輸入邏輯低電平；與非門7420在輸出端空載情況下，實測的uI~R和uO~R關系曲線。2.不使用的輸入端的處理:懸空?容易受外界信號干擾(1)與非門不使用輸入端的接法&

+VCC

uI(a)&

+VCC

uI(b)(2)或非門不使用輸入端的接法

uI

+VCC1(a)

+VCC

uI1(b)3、不使用的輸出端的處理多余的輸出端，應該懸空處理，決不允許直接接到VDD或VSS。否則會產生過大的電流而使器件損壞。邏輯功能相同的門電路，它們的輸入端并聯時，輸出端可以并聯。不同邏輯功能的CMOS電路的輸出端也不能直接連到一起，否則造成電源短路而引起器件損壞。對于TTL系列，除三態門和集電極開路門外，TTL集成電路的輸出端也不允許接在一起。4、尖峰電流的影響a.電路間相互影響會導致邏輯上的錯誤；b.顯著增加門的平均功耗。