Maxim>設計支持>技術文件>應用筆記>基站/無線基礎設施>應用程序4613Maxim>設計支持>技術文件>應用筆記>通信電路>應用程序4613Maxim>設計支持>技術文件>應用筆記>高速互連>應用程序4613關鍵詞:抖動、時鐘抖動、數據抖動、高速串行、信號完整性、SERDES、串行器-解串器、時鐘和數據恢復、CDR、抖動容限、CPRI、公共無線電接口、誤碼率、BER、確定性抖動、隨機抖動應用筆記4613用于測量、識別和消除高速串行通信鏈路上的時鐘和數

據抖動的建議框架作者:HamedSanogo，現場應用工程經理2010年3月3日摘要:隨著新的、成功的串行數據標準從快速發展到非常快速，設計人員必須投入更多時間來研究這些高速信號

的模擬方面。僅僅停留在數字域的1和0是不夠的。為了找到并糾正導致潛在問題的條件，從而防止這些問題

在現場出現，設計人員還必須檢查他們設計的參數領域。信號完整性(SI)工程師必須減輕或消除時序抖動對系

統性能的影響。以下討論提供了一個簡單實用的程序，用于描述1Gbps及以上高速串行數據鏈路的特性。該應用筆記的一個版本出現在2008年12月1日的電子設計雜志網站上。介紹高速串行鏈路的特性取決于SI工程師發現、理解和解決嚴重抖動問題的能力。在本討論中，我們假設PHY(物理

層)或SerDes(串行器-解串器)器件的時鐘和數據恢復(CDR)模塊符合適用于該器件的標準。在串行通信系統

中，CDR從數據流中恢復時鐘信號。因此，關鍵操作是從串行數據流中提取數據，并使其與數據發送器時鐘同

步。發射器總是會對恢復的時鐘產生一定的抖動，但我們假設這種影響很小。因此，為簡單起見，我們假設恢復時鐘

上的任何抖動要么耦合到電纜鏈路上(作為EMI)，要么耦合到PCB內部(作為串擾)。“抖動轉移”、“抖動容差”和“抖動產生”是重要的指標，但它們更多地適用于PHY和SerDes設備，而不

是系統通道的測試。我們假設設計中使用的器件滿足所有器件級合規性測試。因此，我們專注于整個系統，因

為我們找到了一種在接收機端可靠捕獲串行數據的方法。我們著眼于系統通道特性，而不是器件特性。這種通

道(圖1)由發射器PHY、FR4(PCB材料)、連接器，Page1屏蔽電纜、連接器、FR4和接收器PHY。圖一。通道系列包括FR4(PCB材料)、電纜和連接器以及更多FR4。嵌入式電信卡是一種混合信號板，用于收集本文中的許多測量數據，是“無線電單元”的一部分無線電單元通過

公共無線電接口(CPRI)連接到基站，該接口是基站和無線電單元之間通信的新標準。CPRI中的一個物理層包括無

線電數據(IQ數據)以及管理、控制和同步信息。對于本文所述的應用，CPRI以1.2288Gbps的速率在串行鏈路上

運行。然后對該串行鏈路進行表征和測量，以說明本文所述的抖動測試。抖動——了解其構成要實現高速串行通信接口的額定性能，最重要的步驟包括了解抖動、找出其原因并消除一些影響。本文本身并

不是關于抖動主題的教程，但是如果不說一兩句關于抖動的話，就很難討論串行通信鏈路的測試。因此，本節

中的討論是針對剛接觸該主題的人的。抖動定義為信號邊沿相對于其理想時間位置的變化。更確切地說，抖動是指數字信號的有效邊沿與其理想時間位

置的不對準(圖2)。抖動也可以被視為數字信號中不需要的相位調制。SI工程師必須從一開始就了解一個基本前

提:滿足串行鏈路數據速率但不滿足抖動規格的接收器可能無法可靠工作。因此，抖動特性對于保證系統可接受

的誤碼率(BER)至關重要。抖動會影響時序裕量和同步，同時會導致一系列其他問題。圖二。對于單個脈沖，抖動可以定義為邊沿時序的偏差。抖動被視為輸出躍遷與其理想位置的偏差，是串行鏈路時鐘和數據信號的一項重要性能指標。抖動的不斷增加最

終會導致數據錯誤。請記住，在硬件系統上進行的任何時域測量的效果都取決于用來獲取該測量的采樣信號。Page2今天的串行通信系統選擇在數據流中嵌入時鐘信息，而不是在接收器使用外部觸發信號。因此，時鐘必須從接

收的比特流本身中恢復。該功能稱為CDR，如典型SerDes接收機的框圖所示(圖3)。然而，如果輸入信號的抖動

或相位噪聲超過一定量，則恢復的時鐘無法與數據精確對齊。未對準導致各個數據點在時間上的不準確放置。圖3。該框圖描述了一種通用SerDes接收機。為了最大限度地降低誤碼率，必須根據數據流正確確定相移時間，因此串行通信標準現在更加重視高精度抖動測

量。抖動通常分為確定性抖動(DJ)或隨機抖動(RJ)。由于每種類型的抖動產生的方式不同，因此需要單獨描述。抖動的兩個基本成分:DJ和RJ隨機抖動代表沒有可辨別模式的時序噪聲。出于建模的目的，假設RJ具有高斯概率分布(圖4)。通常由于自然的

力量，RJ是統計和無界的。(其特征在于其標準偏差值，以均方根值表示。)因此，提供沒有樣本量的RJ規格沒有

多大意義。除了衡量RJ的價值然而，在一個系統中，大多數設計者對這個參數幾乎不做其他事情。(尋找RJ的原因是一項艱巨的任務，超出

了本文的范圍。)Page3圖4。高斯(正態)分布相對于最大值是對稱的。確定性抖動是由系統中的事件引起的；它表現為帶有“稍微”可辨別模式的定時噪聲。DJ通常是可重復的、持久

的和可預測的。此外，這通常是電路、布局和傳輸線路等方面的錯誤設計造成的。它通常是非高斯的，因為電源

噪聲是由一個不良的參考平面引起的。確定性抖動進一步分為子分量:周期性抖動(圖5中的PJ)；數據相關抖動(DDJ，也稱為符號間干擾，或ISI)；占

空比失真抖動(DCDJ)；以及與數據不相關和相關的任何其他定時抖動。PJ可能由來自其它信號的串擾和來自靠近

串行數據信號的半導體開關的串擾引起)；通過電磁干擾(EMI)；和其他不想要的調制。DCDJ源于數據的不平衡轉

換(即上升和下降時間的差異)，DDJ是與數據流中的位序列相關的抖動(也受信道頻率響應的影響)。圖5。對PJ來說，時間偏差有一個可預測的模式。Page4總抖動(TJ)正如您可能猜到的，TJ由隨機和確定性成分組成(圖6)。估算TJ有幾種方法。有些人通過將TJ分解為RJ和DJ

分量，然后在RJ分量之前使用乘法器將它們相加，從而得到TJ。其他方法通過外推時間間隔誤差(TIE)測量的

直方圖來找到TJ。TJ通常是峰峰值，用皮秒或單位間隔(UI)的分數表示。例如，0.2UI表示抖動為數據眼的

20%。圖6。系統中的總抖動可能包括各種類型(成分)，如圖所示。因此，要預測系統的整體性能，必須了解抖動的類型及其影響。由于抖動會導致時序誤差，因此表征和鑒定系統

中的所有抖動成分變得越來越重要。然而，在此之前，您必須確定抖動的來源。如前所述，兩種類型(隨機和確

定性)有不同的來源。在現有的嵌入式電路板系統中，設計人員很少或根本無法控制RJ的來源，但良好的設計實

踐將極大地減少甚至消除DJ的來源。每個抖動成分都有特定的原因，如表1所示。表1。抖動的常見來源共源極抖動類型根本原因確定性的電磁干擾(Electro-MagneticInterference)?電子樂器工業(ElectricalMusicIndustry)?百代唱片(ElectricalAndMusicalIndustries.Ltd)來自PCB或系統中其它器件(如開關電源)的有害傳導輻射。相聲相鄰導體之間耦合產生的不需要的信號。信號序列上的阻抗不匹配(或不匹配)(從接收器的角度看是ISI),原因是短接不良、

反光端接不正確或缺失和/或物理介質不連續。Page5電子和空穴在半導體中移動時產生的白噪聲(即系統組件內的噪聲)。

散粒噪聲閃爍噪聲隨意1/f噪聲，主要在較低頻率。熱噪聲自由電子和離子之間能量轉移產生的白噪聲。它是由導體中電子的運動和碰撞產生的。Page6實現良好表征的高速串行鏈路的六個步驟鏈接表征框架這里介紹的鏈路特征框架有助于識別和測量時鐘和數據抖動的來源。該技術取決于設計人員分離抖動源并關注該

測試框架揭示的問題區域的能力。抖動測試通常需要觀察信道上重復的測試模式。要使用的數據模式很重要，因為反射和ISI都是與數據相關的噪聲源。用于收集本文中大多數圖的測試模式包括

混合頻率重復K28.5序列(也稱為逗號字符:K28.5=00111110101100000101)和偽隨機位序列(PRBS-23)。PRBS模

式給出了可能在實際數據流量中觀察到的不同比特序列的良好分布。其它用于抖動評估的順從性測試模式也可

用，包括抖動測試模式(JTPAT)、順從性隨機模式(CRPAT)和順從性JTPAT(CJTPAT)等。獲得精確測量的關鍵在于為您的應用選擇正確的測量設備(例如示波器和探頭)。對于本框架的第1步(以及其余

步驟)，信號通過由50ω傳輸線構成的通道傳播后進行測量，該傳輸線還包括電纜、連接器和FR4PCB。將高帶

寬、低容性負載的差分高性能探頭焊接到PCB走線，盡可能靠近接收器IC。第一步。量化隨機和確定性抖動(RJ和DJ)首先，觀察信號水平。然后，收集鏈路測量值，并將其與標準值進行比較。(表2給出了測量值與XAUI規格的對

比示例，后者是對PHY輸入特性的測量。)SI工程師可以為測試系統所依據的標準創建一個類似的矩陣。眼圖是評估高速信號完整性的最重要的測量工具之一。它覆蓋多個單位間隔(ui)的波形，使用實際時鐘或重構時

鐘作為時序參考。因為眼圖有助于您直觀了解波形的幅度行為和時序行為，所以它是抖動最有用的表現形式之

一。圖7示出了從XAUI通道獲得的眼圖測量。Page7更詳細的圖像(PDF，1.4MB)圖7。這個眼圖(XAUI測量)顯示在PHY設備的輸入端。使用示波器上加載的定時分析軟件(例如Tektronix的TDSJIT3)。通過設置“黃金PLL”的范圍，SI工程師可以設

置表2所示的參數，并捕捉通道流量的眼圖。然后，針對所用的特定標準，可以完成表2所示的矩陣。(Golden

PLL是一種濾除示波器觸發抖動的方法，從而確保在測量的抖動幅度和直方圖中表示的任何抖動確實存在于鏈路

上。表二。針對PHY輸入特性的測量(示例)輸入特性規格衡量不同的上升和下降時間(TRF)？DJ容差0.37UITJ公差0.65UI差分振幅2.2峰峰值(最

大值)Page8第二步。測量幅度噪聲或電壓誤差直方圖這一步測量幅度噪聲，它可能導致設計誤差。我們正在觀察振幅的概率密度函數(pdf)是否在1和0水平都呈正

態分布。(圖8顯示了XAUI鏈接的pdf。)直方圖中以藍色顯示的隨機幅度噪聲(用紅色圈出)可以視為正態分

布。SI工程師也可以使用該圖作為圖形輔助，確定是否存在其他信號問題，如過沖和欠沖。如果幅度噪聲是一

個問題(例如，如果幅度直方圖是雙峰的)，那么我們很可能在板上有一個功率分布問題。更詳細的圖像(PDF，1.7MB)圖8。電壓噪聲可以從這里所示的眼圖中獲得。第三步。比較眼圖和“遠端”面具第3步讓您在一長串數據中估計接收信號的抖動質量。許多抖動應用包都包含標準屏蔽，其最小閉合尺寸允許您

對被測通道的質量進行評級。通過將眼圖與接收掩碼進行比較，您可以查看給定配置中的閉眼量。眼睛應該遠離

面罩(圖9a和9b)。Page9(一)。更詳細的圖像(PDF，1.19MB)(b)。更詳細的圖像(PDF，1.31MB)圖9。通過將XAUI遠端掩碼應用于測量的眼圖，您可以辨別壞情況(a)和好情況(b)。在這一階段，測試儀還將眼圖的上升沿與下降沿分開分析。在圖10的例子中，可以清楚地觀察到上升沿和下降

沿在眼交叉點的中間沒有對齊(在圖的中間頂部圈出的雙峰直方圖)。這種雙峰直方圖表明信道上存在周期到周期

的抖動或PJ。直方圖也可以表示DCD或ISI抖動。Page10更詳細的圖像(PDF，1.9MB)圖10。該數據眼在交叉點的邊緣顯示雙峰直方圖。設計人員通常將其測試限于測量TJ，因此只查看代表TJ(DJ和RJ混合在一起)的直方圖。然而，要了解抖動的

根本原因并消除其影響因素，必須分離并識別每個因素。眼圖是一種通用工具，只能洞察信號的幅度和時序行

為，因此需要其他方法來分離抖動成分。下一步，我們通過分析抖動直方圖和浴盆圖，將TJ分解成各個分量。第四步。分離抖動類型和成分為了將抖動排除在系統之外，必須能夠分離RJ和DJ成分。步驟4中描述的技術讓您能夠區分這些類型的抖

動，并有助于調試和設計驗證以及系統鏈路的特性。我們現在分析在前面幾節中收集的一些直方圖。Page11直方圖TJ直方圖是抖動分析的良好開端。如上所述，在抖動的兩個基本成分:DJ和RJ以及圖4中，出于建模目的，假設

RJ具有高斯(正態)分布。這意味著它的概率密度函數由著名的鐘形曲線描述。與我們的PRBS-23數據相關的TIE

直方圖如圖11a和11b所示。注意，TJ直方圖也可以是多峰的。圖11。典型的抖動直方圖幾乎可以是高斯型(a)和雙峰型(b)。圖11a的直方圖不一定是理想的，但圖11b的直方圖明確指出了設計不佳的問題。如圖10所示，雙峰直方圖的

上升沿和下降沿不在中間對齊。(一些系統問題是“弄亂”直方圖，使其成為非高斯分布。)雙峰直方圖通常表示

大量的DJ。當DJ和RJ分量都存在時，抖動直方圖通常變寬，不再類似于高斯分布。在這種情況下，左右峰值之差代表DJ，

由略高于應有值的交叉點產生。這種情況可能與給定周期的串擾信號引起的DCD抖動有關。因此，對設計者來

說，分析直方圖作為眼圖的補充見解是很重要的。浴缸圖與直方圖一樣，浴盆圖為觀察抖動和分析其時序提供了一種強有力的方法。通過將BER繪制為比特間隔內采樣位

置的函數，浴盆圖代表了眼圖張開度與BER的關系(圖12)。(在許多串行標準中，以10-12的預期最大誤差率工

作已經成為事實上的要求。)從圖12中可以看出，DJ形成了浴盆曲線的幾乎平坦的水平部分(黃金區域)，而斜坡

部分(藍色區域)是由RJ引起的。您還可以看到，下面的等式適用:抖動眼圖開度+TJ=1UIPage12圖12。該浴盆圖顯示了BER與決策時間的關系。測量抖動直方圖或浴盆曲線或兩者，是向SI工程師通報系統抖動的主要步驟。然而，這兩種測量都沒有揭示抖

動成分的單獨來源。在下一步中，我們試圖通過將DJ分解為不同的組成部分來確定其根本原因。第五步。診斷抖動的根本原因我們現在在頻域中分析抖動，它揭示了DJ分量(即PJ、ISI、DCD等)。)作為明顯的單頻雜散(線譜),可以很容易

地觀察到，以確定其來源。這些頻域視圖可以包括相位噪聲圖、抖動頻譜圖或抖動趨勢的快速傅里葉變換

(FFT)。數據連接圖的抖動頻譜有幾種技術可用于測量單個波形的抖動。一種技術檢查領帶的光譜。TIE是數字數據躍遷與其理想(無抖動)位置

的時序偏差。(參見前面關于總抖動的部分。)簡而言之，TIE測量時鐘的每個有效邊沿與其理想位置的偏

差。TIE非常重要，因為它顯示了一段時間內即使很小的抖動也會產生的累積效應。現在我們回到正在描述的串行鏈路。圖13顯示了鏈路上TIE的抖動頻譜圖。在圖中，雜散呈現了特定時間點的通

道快照。馬刺的編號是F1，F2，F3和F4。第一個雜散位于F1=61.44MHz(恢復時鐘的基頻)。雜散F2和F4是F1

的整數倍(諧波)。雜散F3位于153.18MHz似乎不合適，因為板上沒有該頻率的時鐘源。F3代表卡上兩個或更多

頻率的互調。當高速信號越過電源/接地層的一個裂口時，也會產生這種情況。當高速信號通過一個分離的參考

平面時，電流返回路徑的不連續性會產生輻射。Page13圖13。該數據的頻譜揭示了PJ的四個顯著刺激。光譜分析為了揭示抖動的來源，SI工程師必須對抖動頻譜圖進行頻譜分析，以確定每個抖動源的調制頻率。頻域圖顯示了

獨特的頻率雜散。您可以使用以下方法隔離某些DJ組件:孤立PJ偶爾，串行數據通道會顯示漂亮的直方圖(高斯分布)，但同一鏈路上的頻譜會顯示一些雜散。這意味著一個小PJ

可能被埋在RJ中，在TJ的直方圖上看不到。因此，進行頻譜分析以消除所有抖動源是值得的，即使抖動值沒有超

出規格。在圖13的頻譜圖分析中，F3被視為無用調制的結果。這種不需要的調制(例如EMI或串擾)通常會導致PJ。PJ

的特征是它以固定的頻率重復。這種不必要的調制也可能由交叉耦合引起，例如來自電源模塊的開關噪聲耦合

到數據或系統時鐘中。隔離占空比失真(DCD)DCD指出了數字轉換的上升和下降時間的差異，以及前面提到的設備的開關閾值的變化。DCD是由差分輸入之間

的電壓失調和系統上升和下降時間的差異引起的。例如，圖9中的上升沿和下降沿沒有在中間對齊。SI工程師

可以嘗試通過用高頻模式(如D21.5(1010101010)刺激系統來隔離DCD...).這種模式在顯示DCD的同時有效地消

除了ISI。隔離ISIDDJ的一個常見來源是傳輸串行數據的信號路徑的頻率響應。ISI是DDJ的一種。它是在包括電纜和連接器的信道

序列中創建的；它受到FR4PCB材料損耗的影響。由于ISI通常是發射機或信號路徑中帶寬限制的結果，信號中有

限的上升和下降時間會產生不同的幅度Page14數據位。DDJ的另一個主要來源是總線端接不當導致的通道序列阻抗不匹配。由終端阻抗不匹配的傳輸線引起的反

射會導致傳輸信號的延遲和/或衰減。第六步。優化Tx預加重和Rx均衡眾所周知，PCB上有損FR4走線引起的衰減量取決于信號傳輸速度和傳輸介質的長度。簡而言之，FR4損耗在較

高的開關頻率下更加嚴重。預加重和均衡可以減輕信號衰減和退化的影響，從而恢復原始信號。這一鏈路優化步

驟不僅適用于采用支持發射機預加重和接收機均衡的PHY器件的設計，也適用于用于預加重和均衡的分立IC，可

用來補償FR4材料引起的傳輸損耗。第6步適用于包括調節SerDes/PHY器件的預加重和均衡電平的設計。因

此，我們假設該系統包含此類條款。最佳預加重預加重是一種信號改善技術，它在電纜的遠端(在接收器處)打開眼圖。一般來說，預加重通過相對于其它(通常較

低)頻率的幅度增加一些頻率的幅度來提高傳輸信號的質量。關鍵是找到設計的最佳預加重設置。對于支持不同預加重水平的SerDes和PHY器件，SI工程師可以逐個選擇各個水平，選擇性能最佳的器件或BER

達到10-12或更好的器件。還提供預加重驅動器IC，如MAX3982這可用于通過手動調諧發射機的眼圖張開度和

接收機的ISI抖動來優化性能。與SerDes/PHY器件中嵌入的預加重IC相比，使用分立預加重IC有一個小小的優勢:測試人員可以用示波器捕捉

接收器輸入端的眼圖，并很快看到信號質量的改善。簡單來說，眼界越寬，質量越好。因此，SI工程師應該使

用最少的預加重來尋找最佳的眼圖張開度。規則是:不要過分強調。最佳設置應能在一定程度上改善通道的整體

抖動性能。最佳均衡除了增加預加重之外，還可以通過優化接收機的均衡設置來最小化ISI的影響。均衡器消除和/或克服波形在

PCB和電纜上傳播時引入的高頻衰減效應。接收機的均衡器補償接收信號在PCB材料中的介電損耗和趨膚損耗，

以及電纜中的高頻損耗。從實踐和實驗的角度來看，當接收均衡功能嵌入在SerDes或PHY器件中時，很難評估接收均衡的效果。外部接

收器均衡器IC，如MAX3784可以提供一種在示波器上快速觀察接收器均衡結果的方法(與SerDes的BER測試相

反)。圖14顯示了MAX3784均衡器在5Gbps信號速率下均衡前后的輸入眼圖。這些測量是在FR4PCB材料上的40

英寸、6密耳走線(帶狀線)上進行的。Page15圖14。均衡前均衡器輸入端的眼圖(a)顯示了均衡后的改善(b)。鏈接性能雖然發射機的預加重有助于減輕數據中相鄰符號引起的干擾，但接收機的均衡也有助于實現類似的結果，如圖

14所示。預加重和均衡是當今減少或克服串行傳輸介質中傳輸損耗的主要技術。一個重要的問題仍然存在:多少預加重和/或均衡是足夠的？答案取決于應用和渠道陣容。盲目地將系統設置為過

多的預加重或均衡會對系統產生負面影響。SI工程師必須進行信號質量測量，以確定特定應用的預加重和均衡

量。Maxim擁有大