9.1半導(dǎo)體二極管、三極管和場效應(yīng)管的開關(guān)特性

9.2分立元件門電路

9.3CMOS門電路

9.4TTL集成門電路

9.5TTL門電路和CMOS門電路的使用

本章小結(jié)

習(xí)題第9章邏輯門電路獲得高、低電平的基本開關(guān)電路原理如圖9.1.1所示。

高、低電平是兩個(gè)不同的可以截然區(qū)別開來的電壓范圍，如圖9.1.2所示。9.1半導(dǎo)體二極管、三極管和場效應(yīng)管的開關(guān)特性圖9.1.1高、低電平的基本開關(guān)電路圖9.1.2正邏輯與負(fù)邏輯的表示方法9.1.1二極管的開關(guān)特性

在如圖9.1.3所示的電路中，由于二極管有單向?qū)щ娦裕覀兛梢詫⒍O管看成一個(gè)開關(guān)。

9.1.2三極管的開關(guān)特性

在如圖9.1.4所示的電路中，只要電路參數(shù)設(shè)置合理，就能使得ui=UIL=0時(shí)，三極管工作在截止?fàn)顟B(tài)，IC=0，uo=

UOH=UCC，晶體管相當(dāng)于開關(guān)斷開；當(dāng)ui=UIH=UCC時(shí)，三極管工作在深度飽和狀態(tài)，uo=UOL=UCES≈0，晶體管相當(dāng)于開關(guān)閉合。

三極管的等效電路如圖9.1.5所示。圖9.1.3二極管的開關(guān)電路圖9.1.4三極管的開關(guān)電路圖9.1.5三極管開關(guān)特性的等效電路(a)截止?fàn)顟B(tài)；(b)、(c)飽和狀態(tài)9.1.3絕緣柵場效應(yīng)管的開關(guān)特性

在數(shù)字電路中，MOS場效應(yīng)管也可以作為開關(guān)元件使用。在圖9.1.6所示的電路中，如果電路參數(shù)設(shè)置合適，使得ui=UGS<UGS(th)時(shí)，MOS管工作在截止區(qū)，相當(dāng)于開關(guān)斷開，uo=UOH=UDD；當(dāng)ui>UGS(th)時(shí)，MOS管導(dǎo)通，相當(dāng)于開關(guān)閉合，uo=UOL=0。

圖9.1.7是MOS管的等效電路圖。圖9.1.6MOS管的開關(guān)電路圖9.1.7MOS管開關(guān)特性的等效電路(a)截止?fàn)顟B(tài)；(b)導(dǎo)通狀態(tài)9.2.1二極管與門

圖9.2.1所示就是由二極管構(gòu)成的二輸入與門電路以及與門邏輯符號。9.2分立元件門電路圖9.2.1二極管與門(a)電路圖；(b)邏輯符號將輸入和輸出的邏輯電平的關(guān)系列表,得到如表9.2.1所示的二極管與門電壓關(guān)系表。

若規(guī)定3V以上為高電平，用邏輯1表示；0.7V以下為低電平，用邏輯0表示，則由此可以得到如表9.2.2所示的真值表。表9.2.1二極管與門電壓關(guān)系表表9.2.2二極管與門真值表9.2.2二極管或門

圖9.2.2所示就是由二極管構(gòu)成的二輸入或門電路以及或門邏輯符號。圖9.2.2二極管或門(a)電路圖；(b)邏輯符號將輸入和輸出的邏輯電平的關(guān)系列表，得到如表9.2.3所示的二極管或門電壓關(guān)系表。

若規(guī)定2.3V以上為高電平，用邏輯1表示；0.7V以下為低電平，用邏輯0表示，則由此可以得到如表9.2.4所示的真值表，由該真值表可以看出Y與A、B的邏輯關(guān)系為Y=A+B,即圖9.2.2(a)電路實(shí)現(xiàn)了邏輯或的功能，是一個(gè)二極管或門。表9.2.3二極管或門電壓關(guān)系表表9.2.4二極管或門真值表9.2.3三極管非門

三極管的基本開關(guān)電路就是非門，如圖9.2.3所示就是由三極管構(gòu)成的非門電路以及非門邏輯符號。圖9.2.3三極管非門

(a)電路圖；(b)邏輯符號

1.A為低電平

此時(shí)ui=UIL=0，三極管顯然是截止的，因此iB=iC=0，uo=UOH=UCC=5V。

2.A為高電平

此時(shí)

ui=UIH=5

V

而若深度飽和，則其深度飽和電流為

輸入和輸出的邏輯電平的關(guān)系列表，得到如表9.2.5所示的三極管非門電壓關(guān)系表。

若規(guī)定5V以上為高電平，用邏輯1表示；0.7V以下為低電平，用邏輯0表示，則由此可以得到如表9.2.6所示的真值表。表9.2.5三極管非門電壓關(guān)系表表9.2.6三極管非門真值表9.3.1CMOS反相器

1.電路結(jié)構(gòu)和工作原理

圖9.3.1所示為CMOS反相器的電路結(jié)構(gòu)圖。9.3CMOS門電路圖9.3.1CMOS反相器的電路結(jié)構(gòu)圖

2.電壓傳輸特性

圖9.3.2所示為CMOS反相器電路的電壓傳輸特性。圖9.3.2CMOS反相器電路的電壓傳輸特性9.3.2CMOS邏輯門電路

1.CMOS與非門電路

圖9.3.3所示為CMOS與非門的基本結(jié)構(gòu)形式，它由兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管V1、V3和兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管V2、V4組成。

當(dāng)A、B兩個(gè)輸入端全為“1”時(shí)，V2和V4都導(dǎo)通，V1和V3都截止，輸出端Y為“0”；當(dāng)輸入端有一個(gè)或全為“0”時(shí)，V2或V4(或都)截止，V1或V3(或都)導(dǎo)通，輸出端Y為“1”。由此列出真值表，如表9.3.1所示。圖9.3.3CMOS與非門電路表9.3.1CMOS與非門的真值表

2.CMOS或非門電路

圖9.3.4所示為CMOS或非門的基本結(jié)構(gòu)形式，它由兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管V1、V3和兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管V2、V4組成。

當(dāng)A、B兩個(gè)輸入端全為“0”時(shí)，V1和V3都導(dǎo)通，V2和V4都截止，輸出端Y為“1”；當(dāng)輸入端有一個(gè)或全為“1”時(shí)，V2或V4(或都)截止，V1或V3(或都)導(dǎo)通，輸出端Y為“0”。由此列出真值表，如表9.3.2所示。圖9.3.4CMOS或非門電路表9.3.2CMOS或非門的真值表9.3.3CMOS傳輸門和雙向模擬開關(guān)

1.CMOS傳輸門

利用N溝道MOS管和P溝道MOS管的互補(bǔ)性可以接成如圖9.3.5所示的CMOS傳輸門。圖9.3.5CMOS傳輸門的電路結(jié)構(gòu)和邏輯符號(a)電路結(jié)構(gòu)；(b)邏輯符號

2.雙向模擬開關(guān)

模擬開關(guān)是由CMOS傳輸門和一個(gè)CMOS反相器組成的，如圖9.3.6所示。圖9.3.6CMOS雙向模擬開關(guān)電路結(jié)構(gòu)和邏輯符號(a)電路結(jié)構(gòu)；(b)邏輯符號假定接在輸出端的電阻為RL，雙向模擬開關(guān)的導(dǎo)通內(nèi)阻為RTG，如圖9.3.7所示。圖9.3.7CMOS模擬開關(guān)負(fù)載電阻的情況當(dāng)C=0時(shí)，CMOS傳輸門截止，雙向模擬開關(guān)斷開，uo=0；當(dāng)C=1時(shí)，CMOS傳輸門導(dǎo)通，雙向模擬開關(guān)接通，輸出電壓為

我們將uo和ui的比值定義為電壓傳輸系數(shù)KTG，即

(9.3.2)(9.3.1)9.4.1TTL反相器

1.工作原理

反相器是TTL集成門電路中電路結(jié)構(gòu)最簡單的一種。圖9.4.1給出了74系列反相器的典型電路。9.4TTL集成門電路圖9.4.1TTL反相器

2.電壓傳輸特性

如果把圖9.4.1所示的反相器輸出電壓隨輸入電壓變化的情況用圖形描述，就得到了如圖9.4.2所示的電壓傳輸特性。圖9.4.2TTL反相器的電壓傳輸特性

3.輸入噪聲容限

在保證輸出高、低電平基本不變(或者說變化的大小不超過允許限度)的條件下，輸入電平的允許波動范圍稱為輸入噪聲容限。

如圖9.4.3所示，輸入為高電平和低電平時(shí)的噪聲容限為

UNH=UOH(min)－UIH(min)

UNL=UIL(max)－UOL(max)圖9.4.3反相器的噪聲容限9.4.2TTL與非門電路

圖9.4.4是74系列與非門的典型電路。圖9.4.4TTL與非門電路多發(fā)射極三極管的基區(qū)和集電區(qū)是共用的，而在基區(qū)制作了兩個(gè)(或多個(gè))高摻雜的N區(qū)，形成兩個(gè)(或多個(gè))相互獨(dú)立的發(fā)射極。我們可以將多發(fā)射極三極管看成如圖9.4.5所示的兩個(gè)發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管。圖9.4.5多發(fā)射極三極管的符號和等效電路(a)符號；(b)等效電路9.4.3集電極開路門電路(OC門)

圖9.4.6給出了OC門的電路結(jié)構(gòu)和圖形符號。圖9.4.6集電極開路輸出TTL與非門的電路結(jié)構(gòu)和圖形符號(a)電路結(jié)構(gòu)；(b)圖形符號圖9.4.7是用兩個(gè)OC門接成線與的例子。圖9.4.7OC門的線與接法和邏輯符號(a)接法；(b)邏輯符號9.4.4三態(tài)輸出門電路(TSL門)

圖9.4.8是三態(tài)輸出門的電路結(jié)構(gòu)和圖形符號。圖9.4.8三態(tài)輸出門的電路結(jié)構(gòu)和圖形符號(a)電路結(jié)構(gòu)；(b)圖形符號如圖9.4.9所示，G1，G2，…，Gn均為三態(tài)輸出的反相器，控制信號EN為高電平有效。圖9.4.10是數(shù)據(jù)雙向傳輸?shù)碾娐方Y(jié)構(gòu)圖。圖9.4.9三態(tài)輸出門接成的總線結(jié)構(gòu)圖9.4.10用三態(tài)輸出門實(shí)現(xiàn)的數(shù)據(jù)雙向傳輸9.4.574系列常用門電路

74S系列是TTL的高速肖特基系列，TTL的三極管、二極管均采用肖特基結(jié)構(gòu)(抗飽和三極管，見圖9.4.11)，該結(jié)構(gòu)能夠極大地提高開關(guān)速度，所以該系列產(chǎn)品速度較高，但品種比74LS系列少。圖9.4.12所示為74S系列的與非門電路結(jié)構(gòu)。圖9.4.11抗飽和三極管圖9.4.1274S系列的與非門電路結(jié)構(gòu)9.5.1接口電路

1.TTL到CMOS的連接

2.CMOS到TTL的連接

9.5.2TTL電路的使用知識

9.5.3CMOS電路的使用知識9.5TTL門電路和CMOS門電路的使用

1.分立器件門電路

半導(dǎo)體二極管、三極管和場效應(yīng)MOS管是構(gòu)成電子開關(guān)的基本元件，運(yùn)用這些開關(guān)特性可以構(gòu)成半導(dǎo)體二極管、三極管的分立器件門電路。

2.CMOS門電路

CMOS門電路是在同一個(gè)半導(dǎo)體基片上由P溝道增強(qiáng)型MOS管和N溝道增強(qiáng)型MOS管按照互補(bǔ)對稱形式連接起來的。在CMOS集成電路中，CMOS門電路是基礎(chǔ)，CMOS反相器是基本單元。本章小結(jié)

3.TTL門電路

輸入端和輸出端均為三極管結(jié)構(gòu)的門電路簡稱為TTL。反相器是TTL集成門電路中電路結(jié)構(gòu)最簡單的一種。

學(xué)習(xí)本章后應(yīng)達(dá)到下列要求：

(1)熟悉半導(dǎo)體二極管和三極管(包括雙極型和MOS型)開關(guān)狀態(tài)下的等效電路和外特性。

(2)掌握由二極管組成的分立器件與門、或門電路的工作原理；掌握由三極管組成的分立器件非門的工作原理。

(3)掌握目前廣泛應(yīng)用的TTL和CMOS兩類集成門電路的輸入電路和輸出電路結(jié)構(gòu)及它們的基本工作原理；掌握反相器的外部特性，包括邏輯功能和電壓傳輸特性以及應(yīng)用方法。

9.1選擇題：

(1)衡量集成邏輯電路優(yōu)劣的因素是

。

A．增益×帶寬

B．傳輸延遲時(shí)間×功耗

C．扇出系數(shù)×傳輸延遲時(shí)間

D．噪聲容限×功耗

習(xí)題

(2)以下諸論述中，唯一正確的是

。

A．可以用OC門構(gòu)成電平變換電路

B．OD門電路主要用于集成度要求高的場合

C．CMOS器件不可以和TTL器件兼容

D．CMOS器件對電源的準(zhǔn)確性要求嚴(yán)格

(3)若與、或、與非、或非集成門電路的輸入端個(gè)數(shù)超過了需要的數(shù)量，則這些多余的輸入端應(yīng)按

方式去處置才是正確的。

A．讓它們開路B．讓它們通過電阻接最高電平

C．讓它們接地或接電源的最低電平

D．讓它們和使用中的輸入端并接

9.2在圖T9.1所示二極管門電路中，設(shè)二極管導(dǎo)通壓降UD=0.7V，UCC=5V,電阻RL=1kΩ,二極管導(dǎo)通電阻rD<10Ω。設(shè)輸入信號的UIH=+5V，UIL=0，則它的輸出信號UOH

和UOL各等于多少伏。

圖T9.1

9.3在如圖T9.1所示的電路中：

(1)B端接地，A端接5V時(shí)，uo為多少伏？

(2)B端接5V，A端接5V時(shí)，uo為多少伏？

(3)B端懸空，A端接5V時(shí)，B端和uo端電壓各應(yīng)為多少伏？