實驗八門電路邏輯功能及測試

［實驗目的］

1熟悉門電路邏輯功能。

2?了解數字電路實驗模塊及示波器的使用方法。

［實驗儀器及材料］

1雙蹤示波器

2?集成芯片

74LS00二輸入端四與非門2片

74LS20四輸入端雙與非門1片

74LS86二輸入端四異或門1片

74LS04六反相器1片

［實驗內容］

選擇實驗用的集成電路，按自己設計的實驗接線圖接好連線，特別注意Vcc及地線不

能接錯。線接好后經實驗指導教師檢查無誤方可通電實驗。實驗中改動接線須先斷開電源，

接好線后再通電實驗。

1?測試門電路邏輯功能

(1)選雙四輸入與非門74LS20-只，按圖8.1接線、輸

用

S-S4電平開關，輸出插口)，出端接電平顯示發

入端接

<DI~D8任意一個)

圖8.1

(2)將電平開關按表8.1置位，分別測輸出電壓及邏輯狀態。

表8.1

輸入輸出

1234Y電壓(V)

HHHH

LHHH

1

LLHH

2

LLLH

LLLL

2.異或門邏輯功能測試

圖8.2

(1)選二輸入四異或門電路74LS86,按圖8.2接線，輸入端1、2、4、5接電平開關，輸

出端A、B、丫接電平顯示發光二極管。

(2)將電平開關按表8.2置位，將結果填入表中。

表8.2

輸出

輸入

ABY丫電壓(V)

LL

HL

LL

HH

LLLLHL

HH

HHLH

HH

LH

3?邏輯電路的邏輯關系

(1)用74LS00按圖8.3.8.4接線，將輸入輸出邏輯關系分別填入表8.3和表8.4中。

圖8.3

3

表8.3

表8.4

輸入輸出

ABYZ

LL

LH

HL

HH

(2)寫出上面兩個電路邏輯表達式。

4?邏輯門傳輸延遲時間的測量。

用六反相器(非門)按圖8.5接線，輸入200KHz連續脈沖，用雙蹤示波器測輸入，輸出相位差，計算

每個門的平均傳輸延遲時間的tpd值。

4

SBSKHz

圖8.5

5?利用與非門控制輸出。

用一片74LS00按圖8.6接線，S接任一電平開關，用示波器觀察S對輸出脈沖的控制作用。

6?用與非門組成其它門電路并測試驗證。

(1)組成或非門。

用一片二輸入端四與非門組成或非門

畫出電路圖，測試并填表8.5

圖&6

表8.5

輸入輸出

ABY

00

01

10

11

表8.6

ABY

00

01

10

5

11

(2)組成異或門

(a)將異或門表達式轉化為與非門表達式。

(b)畫出邏輯電路圖。

(c)測試并填表8.6。

［實驗報告］

1.按各步驟要求填表并畫邏輯圖。

【思考題】

(1)怎樣判斷門電路邏輯功能是否正常？

(2)與非門一個輸入接連續脈沖，其余端什么狀態時允許脈沖通過？什么狀態時禁止脈沖

通過？

(3)異或門又稱可控反相門，為什么？

實驗九譯碼器實驗

【實驗目的】

1?掌握3-8線譯碼器邏輯功能和使用方法。

2?掌握3-8線譯碼器的擴展。

【實驗設備與器材】

1?數字萬用表、雙蹤示波器。

2.74LS1383-8線譯碼器2片；74LS20四輸入端二與非門1片

【實驗原理】

譯碼的功能是將具有特定含義的二進制碼進行辨別，并轉換成控制信號，具有譯碼

功能的邏輯電路稱為譯碼器。譯碼器在數字系統中有廣泛的應用，不僅用于代碼的轉換、

終端的數字顯示，還用于數據分配，存貯器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。

下圖表示二進制譯碼器的一般原理圖：

------制———

F

7F器v"

6

圖9-1二進制譯碼器的?般原理圖

它具有n個輸入端，2n個輸出端和一個使能輸入端。在使能輸入端為有效電平時，對應每一組輸入代碼，

只有其中一個輸出端為有效電平，其余輸出端則為非有效電平。每一個輸出所代表的函數對應于n個輸入變量

的最小項。二進制譯碼器實際上也是負脈沖輸出的脈沖分配器，若利用使能端中的一個輸入端輸入數據信息，

器件就成為一個數據分配器（又稱為多路數據分配器）。

1.3-8線譯碼器74LS138

它有三個地址輸入端AB、C,它們共有8種狀態的組合，即可譯出8個輸出信號丫。~丫7另外它還有三個使能

輸入端日、E2、已。它的引腳排列見圖9-2，功能表見表9-1o

5，

6E

E14

E

Y2

一

一Y3

1J2

Jw4FT

210

11Y5

22

33Y6

4A

CBY7

圖9-274LS138的引腳排列圖

表9-174LS138的功能表

T輸入輸出

E—ICBA

瓦瓦托

XHXXXXHHHHHHHH

XXIIXXXIIIIIIIIIIIIIIH

LXXAXXHHHHHHHH

HLLLLLLHHHHHHH

HLLLLHHLHHHHHH

HLLLHLHHLHHHHH

IILLLHHHHHLHIIHH

HLLHLLHMHHLHHH

HLLHLHHHHHHLHH

HLLHHLHHHHHHLH

HLLHH且HHHHHHHL

【實驗內容】

1.74LS138譯碼器邏輯功能測試

在主實驗箱上正確插好DIP擴展板和輔助擴展板，在DIP擴展板上找一個16PIN的插座插上芯片

74LS138,芯片第8腳接地（GND,16腳接電源（VCC。將輔助擴展板的VCC插孔，GND插孔分別與直流電

源部分的+5\插孔，GND插孔相連。將74LS138的使能輸入端和地址輸入端分別接到輔助擴展板的邏輯電平

輸出，將74LS138輸出端Y0-Y7分別接

7

到輔助擴展板邏輯電平顯示的8個發光二極管上，檢查連線正確無誤后按下直流電源開關K101和K102。逐次

撥動對應的撥位開關，根據發光二極管的顯示變化，測試74LS138的邏輯功能。

2.74LS151譯碼器邏輯功能測試

測試方法與74LS138類似，只是輸入與輸出腳的個數不同，功能引腳不同。

3?兩片74LS138組合成4線-16線譯碼器

二二二H二三6，二二二二二三6.

*5VIX)

圖9-5兩片74LS138組合成4線-16線譯碼器

按圖9-5連接實驗電路，由于實驗箱上僅提供8個邏輯電平顯示燈，該步實驗一共

有16個輸出端，因此要靈活選用。例如先把低8位輸出接邏輯電平顯示輸入，D3接“0”，控制D2,D1,

D0的輸入情況，可看出低8位的不同顯示情況。然后把高8位輸出接邏輯電平顯示輸入，D3接“1”，控制

D2,D1,D0的輸入情況，可看高8位的不同顯示情況。4個輸入端接邏輯電平輸出。逐項測試電路的邏輯功

能，自擬真值表，記錄實驗結果。

【實驗報告】

1-畫出實驗線路，把觀察到的波形畫在坐標上，并標上相應的地址碼。

2.對實驗結果進行分析、討論。

【思考題】

1.譯碼器的應用。

2.譯碼器的功能擴展。

實驗十數據選擇器實驗

【實驗目的】

1.掌握數據選擇器的邏輯功能和使用方法

【實驗設備與器材】

1?數字萬用表、雙蹤示波器。

8

2.74LS151八選1數據選擇器1片；74LS20四輸入端二與非門1片

【實驗原理】

數據選擇是指選擇多個通道數據中的一路，傳送到唯一的公共數據通道上去。實現數據選擇功能的邏輯電

路稱為數據選擇器。它的功能相當于一個多個輸入的單刀多擲開

關，其示意圖如下：

數

據

輸

入

地坦碼

圖10-14選1數據選擇器示意圖

1.數據選擇器74LS151

74LS151是一種典型的集成電路數據選擇器，它有3個地址輸入端CBA,可選擇

|。?18個數據具有兩個互補輸出端即同相輸出端Z和反相輸出端Z。其引腳圖和功能

源，

安45UI如下:表10-174LS151的功能表

Amhh>4切￡Z

HXXXXXXXXXJCXHL

1LLLLLXXXXXXXHL

A|Iii?iHXXXXXXXu

IQzLuuHxtxxxxxxHL

11LLLMXHXXXXXXLH

12zb6LLH1XXLXXXXMKI

.1IMIMYflYYYYYLH

Ts■一LLH*4XXXLXXKXMI

id1*LLH-1XKXtlXXXXLH

61

HILLXXXXLXX*?L

______ICLHLLXXKXHXXMLH

I「LHLKxx.XXXLMXML

11ALHLHXXXXXHXXLH

LHHLXXXXXXLXHL

91°

LHHLMXXXXXH*LH

7fLHHHXXXXXXXLnL

LHMLH

圖10-274LS151的引腳圖表

【實驗內容】

1.74LS153數據選擇器邏輯功能測試

在主實驗箱上正確插好DIP擴展板和輔助擴展板，在DIP擴展板上找一個16PIN的插座插上芯片

74LS153,芯片第8腳接地（GND,16腳接電源（VCC。將輔助擴展板的VC（插孔，GN插孔分別與直流電源

部分的+5\插孔，GN插孔相連。將74LS153的使能輸入端和地址輸入端分別接到輔助擴展板的邏輯電平輸

出，將74LS153輸出端Z接到輔助擴

9

展板邏輯電平顯示的發光二極管上，檢查連線正確無誤后按下直流電源開關K101和

K102。逐次撥動對應的撥位開關，根據發光二極管的顯示變化，測試74LS151的邏輯功

能。

2.用試用雙4選1的數據選擇器74LS153設計電路使其實現函數：

F（A,B,C）ABCABCABCABC

并測試電路的正確性。

3?將雙4選1的數據選擇器74LS153擴展成8選1數據選擇器并連接電路驗證其正確性。

【實驗報告】

1.畫出實驗圖，并填表。

2.對實驗結果進行分析、討論。

【思考題】

1.用數據選擇器設計任意組合邏輯電路。

2.數據選擇器的擴展。

實驗十一組合邏輯電路的綜合設計

【實驗目的】

1?掌握組合邏輯電路的分析與設計方法。

2?加深對基本門電路使用的理解。

【實驗設備與器材】

1.儀器

數字萬用表、示波器。

2.器件

74LS00二輸入端四與非門1片

74LS02二輸入端四或非門1片

74LS04六與非門1片

74LS10三輸入端三與非門2片

74LS20四輸入端二與非門1片

74LS151四選1數據選擇器1片

【實驗原理】

1?組合電路是最常用的邏輯電路，可以用一些常用的門電路來組合完成具有其他功能

的門電路。例如，根據與門的邏輯表達式Z=AB=廈十8得知，可以用兩個非門和一

個或非門組合成一個與門，還可以組合成更復雜的邏輯關系。

2?分析組合邏輯電路的一般步驟是：

1）由邏輯圖寫出各輸出端的邏輯表達式；

2）化簡和變換各邏輯表達式；

3）列出真值表；

4）根據真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。

3?設計組合邏輯電路的一般步驟與上面相反，是：

1）根據任務的要求，列出真值表；

10

2）用卡諾圖或代數化簡法求出最簡的邏輯表達式：

3）根據表達式，畫出邏輯電路圖，用標準器件構成電路；

4）最后，用實驗來驗證設計的正確性。

11

4?組合邏輯電路的設計舉例

用“與非門”設計一個表決電路。當四個輸入端中有三個或四個“才為1”時，輸出端

設計步驟：

根據題意，列出真值表如表11-1所示，再填入卡諾圖表11-1中

表11-1表決電路的真值表

D0000000011111111

A0000111100001111

B0011001100110011

C0101010101010101

Z0000000100010111

表11-2表決電路的卡諾圖

DA

00011110

00

011

11111

101

然后，由卡諾圖得出邏輯表達式，并演化成“與非”的形式：

Z=ABC+BCD+CDA+ABD

-板即245C最后，畫出用“與非門”構成的邏輯電路如圖11-1所

示：

12

ABCBCDACD

111?111U111?

&

&

圖11-1表決電路原理圖

輸入端接至邏輯開關（撥位開關）輸出插口，輸出端接邏耨電平顯示端口，自擬真值表，

逐次改變輸入變量，驗證邏輯功能。

【實驗內容】

1?按照實驗原理，利用主電路板上的資源，結合DIP擴展板和輔助擴展板完成組合邏輯

電路的設計中的一個例子。

2?設計一個四人無棄權表決電路（多數贊成則提議通過），要求用2輸入四與非門來實現（如果資源不

夠可以使用74LS04或74LS20）。

3?設計一位全加器，要求用與、或、非門實現。

4?設計一個保險箱用的4位數字代碼鎖，該鎖有規定的地址代碼A-B-CD四個輸入端和一個開箱鑰匙

孔信號E的輸入端，鎖的代碼由實驗者自編。當用鑰匙開箱時，如果輸入代碼正確，保險箱被打開；如果輸

入代碼錯誤，電路將發出警報。要求用最少的與非門實現。

5.設計用3個開關控制一個電燈的邏輯電路，要求改變任何一個開關的狀態都能控制電

燈由亮變滅或者由滅變亮。要求用數據選擇器來實現。

【實驗報告】

1?將實驗結果填入自制的表格中，驗證設計是否正確。

2?總結組合邏輯電路的分析與設計方法。

【思考題】

1.電路設計中的注意事項。

2.在設計中如何使電路設計最簡。

實驗十二觸發器（一）

【實驗目的】

1、掌握基本RSJK、T和D觸發器的邏輯功能

2、掌握集成觸發器的功能和使用方法。

3、熟悉觸發器之間相互轉換的方法。

【實驗設備與器材】

1?儀器

雙蹤示波器'數字萬用表。

13

2?器件

74LS00二輸入四與非門1片

74LS02二輸入端或非門1片

74LS04六反相器1片

74LS10三輸入端三與非門1片

74LS74(或CC4013雙D觸發器1片74LS112(或CC4027)雙J-K觸發器1片

【實驗原理】

觸發器是能夠存儲1位二進制碼的邏輯電路，它有兩個互補輸出端，其輸出狀態不僅與輸入有關，而且

還與原先的輸出狀態有關。觸發器有兩個穩定狀態，用以表示邏輯狀態“1”和“0"-在一定的外界信號

作用下，可以從一個穩定狀態翻轉到另一個穩定狀態，它是一個具有記憶功能的二進制信息存儲器件，是構

成各種時序電路的最基本邏輯單元。

1?基本RS觸發器

圖12-1為由兩個與非門交叉耦合構成的基本RS觸發器，它是無時鐘控制低電平直

接觸發的觸發器。基本RS觸發器具有置“0”、置“T和保持三種功能。通常稱S為置

1"端，因為S=0時觸發器被置“1”；R為置“0”端，因為R=o時觸發器被置“0"

當s=R=1時狀態保持，當S=R=0時為不定狀態，應當避免這種狀態。基本RS觸

發器也可以用兩個“或非門”組成，此時為高電平有效

(a邏輯圖(6邏輯符號圖

12-1二與非門組成的基本RS觸發器

基本RS觸發器的邏輯符號見圖14-1(b)＞二輸入端的邊框外側都畫有小圓圈，這是因為置1與

置0都是低電平有效。

2.JK觸發器

在輸入信號為雙端的情況下，JK觸發器是功能完善、使用靈活和通用性較強的一種觸發

器。本實驗采用74LS112雙JK觸發器，是下降邊沿觸發的邊沿觸發器。弓I腳邏輯圖如圖14-

2所示；JK觸發器的狀態方程為：

14

Q+1=JQ11+KQ

-T0Q-

OCLK

JK6QO

0

圖12-2JK觸發器的引腳邏輯圖

其中，J和K是數據輸入端，是觸發器狀態更新的依據，若J、K有兩個或兩個以上

輸入端時，組成“與”的關系。Q和Q為兩個互補輸出端。通常把Q=o、Q=1的狀態

定為觸發器“0"狀態；而把Q=1,Q=0定為“1”狀態。

JK觸發器常被用作緩沖存儲器，移位寄存器和計數器。

CC4027是CMOS雙JK觸發器，其功能與74LS112相同，但采用上升沿觸發，R、S

端為圖電平有效。

3.T觸發器

在JK觸發器的狀態方程中，令J=K=T則變換為：

Qn.1TQnTQn

這就是T觸發器的特性方程。由上式有：

當T=1時，QMQn當T=0時，QBQn即當T=1時，為翻轉狀態；當T=0時，為保

持狀態。

4.D觸發器

在輸入信號為單端的情況下，D觸發器用起來更為方便，其狀態方程為：

Qn-1=D

其輸出狀態的更新發生在CP脈沖的上升沿，故又稱為上升沿觸發的邊沿觸發器，觸發器

的狀態只取決于時鐘到來前D端的狀態，D觸發器的應用很廣，可用作數字信號的寄存，移位

寄存，分頻和波形發生等。有很多型號可供各種用途的需要而選用。如雙

D(74LS74,CC4013，四D(74LS175,CC4042，六D(74LS174,CC14174,八D(74LS374)

等。

圖12-3為雙D(74LS74)的引腳排列圖。

15

￡AD易Q「>CLK

2

-6Q0

3

圖12-3D觸發器的引腳排列圖5?觸發器之間的相互轉換

在集成觸發器的產品中，每一種觸發器都有自己固定的邏輯功能。但是可以利用轉換的方

法獲得具有其它功能的觸發器。例如將JK觸發器的J、K兩端接在一起，并認它為

T端，就得到所需的T觸發器。

JK觸發器也可以轉換成為D觸發器，如圖12-4所示。

J-*2

>CP

KT

圖12-4JK觸發器轉換成為D觸