第九章存儲器和可編程邏輯器件本章主要內容半導體存儲器隨機存取存儲器存儲器容量的擴展可編程邏輯器件現場可編程邏輯陣列(FPLA)

可編程陣列邏輯（PAL）只讀存儲器1.只讀存儲器（ROM）ROM的存儲結構

9.1半導體存儲器存儲容量=字X位字=2nn-地址線數地址輸入線數據輸出線

(位)存儲器容量=32KX8地址線數=15二極管ROM的結構圖地址數據A1A0D3D2D1D0001001010111101110110101W0W1W2W3ROM的數據表D3=W0+W2D2=W1+W2+W3D1=W1+W2D0=W0+W1+W3地址數據A1A0D3D2D1D0001001010111101110110101W0W1W2W3D3=A1A0+A1A0D2=A1A0+A1A0+A1A0D1=A1A0+A1A0D0=A1A0+A1A0+A1A0只讀存儲器（ROM）陣列圖ROM的陣列框圖ROM的陣列框圖ROM的陣列圖只讀存儲器（ROM）陣列圖D3=A1A0+A1A0D2=A1A0+A1A0+A1A0D1=A1A0+A1A0D0=A1A0+A1A0+A1A0(1)數據存儲

(2)存儲函數、曲線關系表等

(3)用ROM實現組合邏輯函數只讀存儲器（ROM）的應用地址數據A1A0D3D2D1D0001001010111101110110101W0W1W2W3D3(A1,A0)=∑(0,2)D2(A1,A0)=∑(1,2,3)D1(A1,A0)=∑(1,2)D0(A1,A0)=∑(0,1,3)輸入輸出D3(A1,A0)=∑(0,2)D2(A1,A0)=∑(1,2,3)D1(A1,A0)=∑(1,2)D0(A1,A0)=∑(0,1,3)用ROM實現組合邏輯函數地址數據A1A0D3D2D1D0001001010111101110110101W0W1W2W3輸入輸出例：用ROM實現二進制碼轉換為格雷碼。G3=∑m（8,9,10,11,12,13,14,15）G2=∑m（4,5,6,7,8,9,10,11）G1=∑m（2,3,4,5,10,11,12,13）G0=∑m（1,2,5,6,9,10,13,14）字二進制碼格雷碼B3B2B1B0G3G2G1G0W0W1W3W2W4W5W6W7W8W9W10W11W12W13W14W1500000000000010001010001100000011001010001101010111110010111101001111111100011000011101010111101111101001010101101111010011111000二進制碼轉換為格雷碼的陣列圖邏輯符號圖G3=∑m（8,9,10,11,12,13,14,15）G2=∑m（4,5,6,7,8,9,10,11）G1=∑m（2,3,4,5,10,11,12,13）G0=∑m（1,2,5,6,9,10,13,14）ROM的分類PROM(programmableread-onlymemory)

—可編程ROM用專門的編程器寫入數據一次，一次性使用。

EPROM（erasableprogrammableread-onlymemory）—可察除ROM用編程器寫入數據，可重復使用。察除時用紫外線照射。EEPROM(E2PROM--electricallyerasableprogrammableROM）—電可察除ROM在芯片上有一專用電壓端，當給它加上要求的電壓后，就可寫入新的數據，可重復使用。2.隨機存取存儲器（RAM）隨機存儲器SRAM的基本結構3.存儲器容量的擴展(1)位(數據位)的擴展(2)字(地址數)的擴展

9.2可編程邏輯器件1.低密度可編程邏輯器件(PLD)的結構特點內部結構圖簡化陣列圖最簡陣列圖2.可編程邏輯器件(PLD)的陣列結構圖

PROM的結構特點現場可編程邏輯陣列FPLA結構特點

PAL和GAL結構例：用FPLA實現下列多輸出函數。現場可編程邏輯陣列（FPLA）的應用ABCD0001111000011110yABCD0001111000011110wABCD0001111000011110x111111111111111111P1P2P3P1P4P5P6P2P7P8

FPLA實現陣列圖ABCDwxyP1P2

P8例:用FPLA實現四位二進制碼轉換為格雷碼的代碼轉換陣列圖。

G3=B3G2=B3B2+B3B2G1=B2B1+B2B1G0=B1B0+B1B0字二進制碼格雷碼B3B2B1B0G3G2G1G0W0W1W3W2W4W5W6W7W8W9W10W11W12W13W14W1500000000000010001010001100000011001010001101010111110010111101001111111100011000011101010111101111101001010101101111010011111000FPLA的實現陣列圖

G3=B3G2=B3B2+B3B2G1=B2B1+B2B1G0=B1B0+B1B0例:分析圖所示時序邏輯電路。(1)寫出激勵方程J1、K1、J2、K2、次態方程Q1n+1、Q2n+1和輸出Z；(2)列出該電路的狀態表、畫出狀態圖;(3)指出電路的功能。

FPLA電路的分析J1=K1=1J2=K2=X⊕Q1(1)寫激勵、次態和輸出函數XQ2Q1Q2n+1Q1n+1

/Z000111100101/010/000/111/011/100/