理服務中心IC應用實訓設備A.經國家工商行政管理機關注冊的企業法人；B.能夠提供Xilinx(賽靈思)大學計劃授權書。工期和付款方式完工期：合同生效后15日歷天內安裝調試完畢。交手續，支付合同金額的70%；審計結束后支付審計金額的20%(即：此時共支付總金額的90%)；在一年內(時間以驗收合格日期起算)，設備使用正常且無，支付剩余金額的10%。目技術要求和有關說明本項目采購內容為無錫市高技能人才公共實訓管理服務中心委托的IC設計及傳感技術應用實訓設備，具體設備及指標要求如下：第一類教學實驗設備Ⅰ集成電路設計與應用平臺系統56套10、支持商用串行(SPI)和并行(BPI)Flash存儲器與平臺Flash11、利用并行Flash可實現多重啟動功能根據設計變更來改變管腳。15、可以支持復雜的DSP算法(如前向糾錯(FEC)編解碼器、濾波器)，用于數字通信與成像應用。16、可以實現91億次的乘累加(MAC)運算。18種不同的單端與差分I/O標準18、可以支持大多數常見的和新興的單端與差分信號標準，包括mini-LVDS和19、可編程輸入延遲-用于消除holdtimeviolationsGA21、支持DDR存儲器22、支持擴展的PCI64/66兼容性和PCI-X100MHz兼容23、支持231Kb的分布式SelectRAM+?存儲器24、支持648Kb的嵌入式BlockRAM26、每個CLB2個slice-每個CLB4個LUT/寄存器，還須提供進位邏輯(可以實現數學和邏輯功能)27、寬輸入功能-1個CLB中有一個8:1多路復用器28、快速算法功能-單位CLB列有2個先行進位鏈30、各DCM內的全數字鎖相環(DLL)31、每個器件的數字時鐘管理器(DCM)多達8個32、可以很靈活地產生5MHz到300MHz的頻率控制34、良好的增益控制(1/256時鐘周期)，用于時鐘數據同步35、精確的生成50/50的占空比AAnEFPGA45、支持CRC校驗開發教學案例開發套件，基于Spartan3E系列FPGA芯片，Ⅰ嵌入式系統開發綜合開發平臺系統21套rPCEⅠ數字信號處理綜合開發平臺系統21套Byte間sh16、支持10/100/1000M三速率以太網接口，支持MII,GMII,RGMII和SGMII17、支持商用串行(SPI)和并行(BPI)Flash存儲器與平臺Flash20、可以支持復雜的DSP算法(如前向糾錯(FEC)編解碼器、濾波器)，用于數字通信與成像應用。21、可以實現91億次的乘累加(MAC)運算。IO標準和新興的單端與差分信號標準，包括mini-LVDS和24、可編程輸入延遲-用于消除holdtimeviolations26、寬輸入功能-1個CLB中有一個8:1多路復用器27、快速算法功能-單位CLB列有2個先行進位鏈28、各DCM內的全數字鎖相環(DLL)29、每個器件的數字時鐘管理器(DCM)多達8個控制31、精確的生成50/50的占空比時鐘32、支持視頻處理系統教學案例開發套件，基于Virtex-5系列FPGA芯片，使33、支持音頻處理系統教學案例開發套件，基于Virtex-5系列FPGA芯片，使Ⅰ消費電子綜合開發平臺系統21套10、支持商用串行(SPI)和并行(BPI)Flash存儲器與平臺Flash11、利用并行Flash可實現多重啟動功能根據設計變更來改變管腳。14、可以支持復雜的DSP算法(如前向糾錯(FEC)編解碼器、濾波器)，用于數字通信與成像應用。15、可以實現91億次的乘累加(MAC)運算。18種不同的單端與差分I/O標準17、可以支持大多數常見的和新興的單端與差分信號標準，包括mini-LVDS和18、可編程輸入延遲-用于消除holdtimeviolations20、支持DDR存儲器21、支持擴展的PCI64/66兼容性和PCI-X100MHz兼容22、支持231Kb的分布式SelectRAM+?存儲器23、支持648Kb的嵌入式BlockRAM25、每個CLB2個slice-每個CLB4個LUT/寄存器，還須提供進位邏輯(可以實現數學和邏輯功能)26、寬輸入功能-1個CLB中有一個8:1多路復用器27、快速算法功能-單位CLB列有2個先行進位鏈29、各DCM內的全數字鎖相環(DLL)30、每個器件的數字時鐘管理器(DCM)多達8個31、可以很靈活地產生5MHz到300MHz的頻率控制33、良好的增益控制(1/256時鐘周期)，用于時鐘數據同步34、精確的生成50/50的占空比47、支持MP3數字系統教學案例開發套件，基于Spartan3E系列FPGA芯片，Ⅰ傳感網絡應用開發平臺系統21套ISEEDKChipScopeSystemGeneratorPlanAhead具10、支持商用串行(SPI)和并行(BPI)Flash存儲器與平臺Flash根據設計變更來改變管腳。15、可以支持復雜的DSP算法(如前向糾錯(FEC)編解碼器、濾波器)，用于數字通信與成像應用。16、可以實現91億次的乘累加(MAC)運算。18種不同的單端與差分I/O標準18、可以支持大多數常見的和新興的單端與差分信號標準，包括mini-LVDS和19、可編程輸入延遲-用于消除holdtimeviolationsGA21、支持DDR存儲器22、支持擴展的PCI64/66兼容性和PCI-X100MHz兼容23、支持231Kb的分布式SelectRAM+?存儲器24、支持648Kb的嵌入式BlockRAM26、支持小型機器人教學案例，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope第二類行業展示項目Ⅰ移動游戲平臺開發系統2套根據設計變更來改變管腳。M11、支持DDR存儲器12、每個CLB2個slice-每個CLB4個LUT/寄存器，還須提供進位邏輯13、快速算法功能-單位CLB列有2個先行進位鏈14、可以很靈活地產生5MHz到300MHz的頻率70度的精確相移控制16、提供設計說明ⅠMP3音頻處理系統1套eⅠ人臉識別系統1套間Ph、支持10/100/1000M三速率以太網接口，支持MII,GMII,RGMII和SGMIIⅠSUNSparkT18核處理器系統1套間Ph、支持10/100/1000M三速率以太網接口，支持MII,GMII,RGMII和SGMIITkTⅠ醫療影像處理系統1套間Ph、支持10/100/1000M三速率以太網接口，支持MII,GMII,RGMII和SGMIITⅠCDMA通信系統1套ⅠNetFPGA網絡通信系統1套 (1)中標人應為采購人培訓兩名可以處理常規技術事務的技術人員，并提供系統操作用戶手冊和技術手冊。 (2)中標人應在試運行前，提供操作指南，并對采購人操作人員進行培訓，繼續培訓，在正式運行前使操作人員能達到完全獨立操作水準。他相關文件和資料。市政府采購中心進行見證。驗收情況作為支付貨款的依據。如有質疑，無錫質量技術監督局履行質量監督職能。 (