武漢職業技術學院電信學院黃潔

數字電子技術與應用項目七大規模數字集成電路7.1概述7.2只讀存儲器ROM7.3隨機存取存儲器RAM7.4可編程邏輯器件PLD7.5常用大規模數字集成器件簡介

大規模集成電路技術，可以把一個復雜的數字電路系統集成制作在一片硅片上，封裝成一塊集成電路。特點：體積小，重量輕，功耗小，可靠性高。半導體存儲器是一種通用型大規模集成器件。

只讀存儲器ROM隨機存儲器RAM按存取功能分

PLD（可編程邏輯器件）：功能可由用戶編程來確定的新型邏輯器件。7.1概述半導體存儲器的分類半導體存儲器RAM（隨機）雙極型RAMMOS型RAMROM（只讀）掩膜ROMPROM（可編程）EPROM（可編程可擦除）E2PROM（可編程可電擦除）靜態動態半導體存儲器分類（ＳＲＡＭ）（ＤＲＡＭ）ROM的分類掩膜ROM：不能改寫。PROM：只能改寫一次。EPROM：可以改寫多次。存儲器的分類RAM：在工作時既能從中讀出（取出）信息，又能隨時寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時只能從中讀出信息，不能寫入信息，且斷電后其所存信息仍能保持。存儲容量：存儲單元的總數＝字數×位數

1k=210=1024個存儲單元字線位線7.2只讀存儲器ROM的結構ROM的結構存儲容量＝字線數×位線數＝2n×b（位）存儲單元地址固定ROM的特點：使用者只能讀取數據不能改變芯片中數據內容。一、二極管掩膜ROM的結構D=1D=0W0=1000W1=0110W2=1001W3=01117.2.1固定ＲＯＭ

二、

固定ROM的工作過程W0W1W2W3D3D2D1D0(b)存儲矩陣簡化圖MROM存儲器結構示意圖1

0

0

000

0100010011

11

0

0

10

1

1

00

1

1

1010000010010三、ROM的簡化畫法地址譯碼器產生了輸入變量的全部最小項存儲體實現了有關最小項的或運算與陣列固定或陣列可編程連接斷開7.2.2可編程只讀存儲器ＰROMECWj（a）熔絲型兩種PROM存儲單元一、PROM存儲單元的結構寫入0，燒斷溶絲寫入1，擊穿二極管可編程只讀存儲器PROM的特點：一次可編程二、PROM的結構7.2.3可擦除可編程ROM（1）EPROM：可擦除可編程ROM（2）E2PROM:電可擦除可編程ROM（3）FlashMemory：快存存儲器一、

紫外線可擦除EPROM（1）特點：采用紫外線照射擦除數據；采用電的方法寫入數據（2）芯片介紹接地地址線數據線接電源編程電源片選信號片選信號/編程脈沖輸入二、

電可擦除E2PROM（1）特點：寫入和擦除數據均采用電信號；可以整片擦除、寫入，也可以字節為單位擦除、寫入。（2）芯片介紹地址線數據線接地接電源寫允許信號/編程電源讀選通片選信號7.2.4ROM的應用一、用于存儲固定的專用程序二、實現查表或碼制變換

abcdefg顯示數地址碼A3A2A1A0數碼0

00000

111111g

fedcba1

000100001102

001010110113

001110011114

010011001105

010111011116

011011111017

011000001118

100011111119

10011101111數碼管驅動表8421BCD碼ROM存儲器abcdefg地址碼輸入端數據a~g輸入端ROM數碼管驅動電路框圖三、

在波形發生電路中應用ROM波形發生器示意圖例1：用ROM實現一位全加器.解：全加器的真值表如下表所示，由真值表可得出：全加器真值表AiBiCi-1Si

Ci0

0

0

0

00

0

1

1

00

1

0

1

00

1

1

0

11

0

0

1

01

0

1

0

11

1

0

0

11

1

1

1

11WABC地址譯碼m0mm2m3m4m5m6m70W1W2W3W4W5W6W7iii-1SiCi一位全加器簡化矩陣圖W0-W7分別對應于Ai、Bi、Ci-1的一個最小項。由此得出存儲器的簡化矩陣圖如下圖所示：本節小結

只讀存儲器在存入數據以后，不能用簡單的方法更改，即在工作時它的存儲內容是固定不變的，只能從中讀出信息，不能寫入信息，并且其所存儲的信息在斷電后仍能保持，常用于存放固定的信息。

ROM由地址譯碼器和存儲體兩部分構成。地址譯碼器產生了輸入變量的全部最小項，即實現了對輸入變量的與運算；存儲體實現了有關最小項的或運算。因此，ROM實際上是由與門陣列和或門陣列構成的組合電路，利用ROM可以實現任何組合邏輯函數。利用ROM實現組合函數的步驟：（1）列出函數的真值表或寫出函數的最小項表達式。（2）選擇合適的ROM，畫出函數的陣列圖。

RAM是由許許多多的基本寄存器組合起來構成的大規模集成電路。RAM中的每個寄存器稱為一個字，寄存器中的每一位稱為一個存儲單元。寄存器的個數（字數）與寄存器中存儲單元個數（位數）的乘積，叫做RAM的容量。按照RAM中寄存器位數的不同，RAM有多字1位和多字多位兩種結構形式。在多字1位結構中，每個寄存器都只有1位，例如一個容量為1024×1位的RAM，就是一個有1024個1位寄存器的RAM。多字多位結構中，每個寄存器都有多位，例如一個容量為256×4位的RAM，就是一個有256個4位寄存器的RAM。7.3隨機存取存儲器RAM的特點：可隨時寫入和讀出數據。RAM的優點：讀寫方便，使用靈活。RAM的缺點：斷電后所存信息將丟失。RAM的應用領域舉例：在計算機中主要用來存放用戶程序、計算的中間結果以及與外存交換信息。RAM分類靜態隨機存儲器SRAM動態隨機存儲器DRAM由大量寄存器構成的矩陣用以決定訪問哪個字單元用以決定芯片是否工作用以決定對被選中的單元是讀還是寫讀出及寫入數據的通道7.3.1RAM的基本結構

一、

隨機存取存儲器RAM的結構RAM的基本結構1EN1EN1EN&&DI/DOG1G2G3G4G5DDR/WCS讀/寫控制電路010√

××100×1√

√

容量為256×4RAM的存儲矩陣存儲單元1024個存儲單元排成32行×32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個字列

Y1＝1，X2＝1，位于X2和Y1交叉處的字單元可以進行讀出或寫入操作，而其余任何字單元都不會被選中。二、

RAM的工作原理地址的選擇通過地址譯碼器來實現。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。

256×4RAM存儲矩陣中，256個字需要8位地址碼A7～A0。其中高3位A7～A5用于列譯碼輸入，低5位A4～A0用于行譯碼輸入。A7～A0=00100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。01000100一、

靜態RAM（SRAM）

XYUDDUGGVU1VU2VU3VU4VU5VU6VU7VU8數據線數據線DD六管NMOS靜態存儲單元行譯碼器輸出Ｘ列譯碼器輸出ＹＤＤＳＲＡＭ常用于＜６４ＫＢ的存儲器SRAM的特點：只要不斷電，信息將長期保存，所需的讀/寫控制電路簡單，存取速度快。7.3.2RAM的存儲單元

X=1，Y=1選中該單元二、

動態RAM（DRAM）位線字線VUCSC0單管動態MOS型RAMDＲＡＭ常用于〉６４ＫＢ的存儲器字線＝１門控管導通

柵極電容所存儲的信息受泄漏放電的影響，不能長久保存，為避免存儲的信息消失，必須采取措施，定時地給柵極電容補充漏掉的電荷。這種操作叫“刷新”。存儲信息三、

集成2kB×8位RAM6116寫入控制端片選端輸出使能端7.3.3RAM存儲容量的擴展1k×1位I/OI/O11k×1位I/OI/O21k×1位I/OI/O31k×1位I/OI/O4R/WCSA0A9R/WA0A9CSR/WA0A9CSR/WA0A9CSR/WCSA0A9一、

位擴展1Kx1位擴展成1Kx4位將地址線、讀／寫線和片選線對應地并聯在一起輸入／輸出（I/O）分開使用作為字的各個位線1k×1位(I)I/OI/O1k×1位(II)I/O1k×1位(Ⅲ)I/O1k×1位(Ⅳ)I/OR/WCSA0A9R/WR/WR/WR/WA0A9CSA0A9CSA0A9CSA0A9片選譯碼A0A1A10A110Y1Y2Y3Y二、

字擴展000√

100√

010110√

√

1Kx1位擴展成4Kx1位字擴展輸入／輸出（I/O）線并聯要增加的地址線A10～A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端1Kx4位擴展成8Kx4位三.字位擴展1Kx4位擴展成2Kx8位本節小結

隨機存取存儲器（RAM）可以在任意時刻、對任意選中的存儲單元進行信息的存入（寫入）或取出（讀出）操作。與只讀存儲器ROM相比，RAM最大的優點是存取方便，使用靈活，既能不破壞地讀出所存信息，又能隨時寫入新的內容。其缺點是一旦停電，所存內容便全部丟失。

RAM由存儲矩陣、地址譯碼器、讀／寫控制電路、輸入／輸出電路和片選控制電路等組成。實際上RAM是由許許多多的基本寄存器組合起來構成的大規模集成電路。

當單片RAM不能滿足存儲容量的要求時，可以把若干片RAM聯在一起，以擴展存儲容量，擴展的方法有位擴展和字擴展兩種，在實際應用中，常將兩種方法相互結合來達到預期要求。PLD分類與陣列或陣列編程次數輸出類型使用情況PROME2PROMPLAPALGAL固定固定可編程可編程可編程可編程可編程可編程固定固定一次一次一次多次多次三態，集電極開路三態，集電極開路三態，集電極開路異步I/O，異或、寄存器、算術選通反饋由用戶定義多用做只讀存儲器多用做只讀存儲器缺少編程工具，使用不廣泛部分使用使用方便、廣泛各種PLD情況一覽表7.4可編程邏輯器件PLD一、

基本結構輸入電路與陣列或陣列輸出電路互補輸入與項或項輸出變量輸入變量PLD的基本結構框圖7.4.1PLD的基本結構與表示方法

二、

表示方法（1）交叉點上的陣列方式（2）門電路慣用表示法&PP1

ABCABC(a)與門（b）或門11AAAAAA（c）輸入緩沖（d）三態輸出緩沖器（e）非門ENENP=ACP=A+BPLD電路中的門電路的慣用邏輯符號

PLD分類可編程只讀存儲器PROM可編程邏輯陣列PLA可編程陣列邏輯PAL通用陣列邏輯GAL與門或門輸入緩沖器非門三態輸出緩沖器三、電路表示法&&&&1

1

11與門陣列AB輸入或門陣列Y1Y2輸出PLD電路表示方法7.4.2可編程邏輯陣列PLAPLA實現二進制碼到循環碼轉換的結構圖一、

PLA的結構&&&&1

1

11ABY1Y211CD1

1

Y3&&&Y0與陣列可編程輸入或陣列可編程輸出用PLA實現如右圖所示的1位二進制全加器。FAAiBiCi-1SiCi解：由全加器真值表，用卡諾圖化簡得最簡邏輯表達式為：式中，Ai、Bi為加數；Ci－1為低位進位；Si為本位和；Ci為向高位進位。在Si

和Ci表達式中共有7個乘積項，分別為：即二、

例題根據上式，可畫出由PLA實現全加器的陣列結構圖，如下圖所示：&&&&1

1

11AiBiSiCi1Ci-1&&&用PLA實現1位二進制全加器P0、P1、P2、P3P4、P5、P67.4.3可編程陣列邏輯PAL一、基本結構特點：與邏輯陣列可編程；或邏輯陣列固定二、

輸出電路類型（1）

組合型輸出結構（適用于組合電路）加入D觸發器（2）寄存器型輸出